一种半导体器件及其制作方法和电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制作方法和电子装置，涉及半导体技术领域。该制作方法包括：提供器件晶圆，在所述器件晶圆上形成用于与封装基板连接的凸块，所述凸块包括密集凸块和孤立凸块，在所述孤立凸块周围形成包围所述孤立凸块的保护墙。本发明专利技术的半导体器件制作方法，通过形成保护墙来限制由于封装基板形变引起的应力对孤立凸块的作用，使半导体器件封装芯片质量测试中不容易出现诸如钝化层损伤等问题。该半导体器件由于保护墙的存在具有更好的可靠性和应力抗性。该电子装置包括上述的半导体器件，同样具有上述优点。

【技术实现步骤摘要】
一种半导体器件及其制作方法和电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制作方法和电子装置。
技术介绍
在集成电路的封装互连中，半导体器件(比如，芯片)和封装基板(比如，引线框架)的连接为电源和信号的分配提供了电路连接。电子封装常见的连接方法有引线键合(WireBonding，WB)、载带自动焊(TAPEAutomatedBondingTAB)与倒装芯片(Flipchip，FC)。倒装芯片凸块结构由于具有较高的半导体器件安装密度，因而成为一种常用的封装技术。如图1所示，在倒装芯片凸块结构中，芯片100上形成有凸块101，比如铜柱，通过将凸块与基板102其中一个面上的焊盘连接可实现芯片100和基板102的连接，而基板102其中另一个面上形成有焊球103，通过焊球103可以将封装后的芯片安装在印刷电路板(PCB)上，以形成各种电子产品。当芯片封装完成后，会对其进行芯片封装质量测试，以检验芯片和封装材料的结合性能等。而对不合格品进行失效分析发现芯片钝化层(比如，聚酰亚胺层)破裂并剥落，第二钝化层损伤，以及铝层变形。因此，为解决上述技术问题，有必要提出一种新的半导体器件及其制作方法。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术提出一种半导体器件及其制作方法和电子装置，可以防止在芯片封装质量测试中由于形变应力导致的芯片损伤的问题。本专利技术的一个实施例提供一种半导体器件的制作方法，所述方法包括：提供器件晶圆，在所述器件晶圆上形成用于与封装基板连接的凸块，所述凸块包括密集凸块和孤立凸块，在所述孤立凸块周围形成包围所述孤立凸块的保护墙。进一步地，所述保护墙的形状基于所述密集凸块和孤立凸块的位置分布确定。进一步地，所述保护墙的形状为圆形、矩形、正方形、菱形或六边形。进一步地，还包括：在所述器件晶圆上形成再布线层，所述再布线层包括用于与所述凸块连接的第一再布线层和用于与所述保护墙连接的第二再布线层。进一步地，所述第二再布线层为不与所述器件晶圆中的金属互连层电性连接的虚设再布线层。进一步地，所述第二再布线层的表面积大于所述保护墙的底部面积。进一步地，还包括：提供封装基板，在所述封装基板上形成有与所述凸块对应的焊点；通过所述凸块和焊点完成所述器件晶圆和封装基板的连接。进一步地，还包括：在所述封装基板上形成与所述保护墙对应的接触点，在连接所述凸块和焊点的同时，连接所述保护墙和接触点。根据本专利技术的半导体器件制作方法，在用于与封装基板连接的孤立凸块周围形成保护墙，通过保护墙不仅可以在封装质量测试中限制由于封装基板形变引起的应力对孤立凸块的作用，并且可以支撑和平衡重量，而且由于保护墙不容易坍塌，增强了孤立凸块和器件的应力抗性，因此使得半导体器件在封装芯片质量测试中不容易出现钝化层破裂、剥落以及第二钝化层损伤和铝层变形等问题。本专利技术的另一个实施例提供一种半导体器件，所述半导体器件包括器件晶圆，在所述器件晶圆上形成有用于与封装基板连接的凸块，所述凸块包括密集凸块和孤立凸块，在所述孤立凸块周围形成包围所述孤立凸块的保护墙。进一步地，所述保护墙的形状与所述密集凸块和孤立凸块的位置分布对应。进一步地，所述保护墙的形状为圆形、矩形、正方形、菱形或六边形。进一步地，在所述器件晶圆上还形成有再布线层，所述再布线层包括用于与所述凸块连接的第一再布线层和用于与所述保护墙连接的第二再布线层。进一步地，所述第二再布线层为不与所述器件晶圆中的金属互连层电性连接的虚设再布线层。进一步地，所述第二再布线层的表面积大于所述保护墙的底部面积。进一步地，还包括：封装基板，在所述封装基板上形成有与所述凸块对应的焊点，所述凸块和焊点连接在一起以实现所述器件晶圆和所述封装基板的连接。进一步地，在所述封装基板上还形成有与所述保护墙对应的接触点，所述保护墙和接触点连接在一起以实现所述器件晶圆和所述封装基板的连接。根据本专利技术的半导体器件由于形成有保护墙，因此在封装质量测试中可以限制由于封装基板形变引起的应力对孤立凸块的作用，增强了孤立凸块和器件的应力抗性，因此使得半导体器件在封装芯片质量测试中不容易出现钝化层破裂、剥落以及第二钝化层损伤和铝层变形等问题，提高了半导体器件的可靠性。本专利技术的再一个实施例提供一种电子装置，包括上述半导体器件以及与所述半导体器件相连接的电子组件。根据本专利技术的电子装置由于包含上述半导体器件，因而具有类似的优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出现有技术中倒装芯片凸块封装结构示意图；图2示出倒装芯片凸块封装结构在芯片封装质量测试中形状变化示意图；图3示出倒装芯片凸块封装结构在芯片封装质量测试中，凸块以及芯片受力示意图；图4A和图4B示出了倒装芯片凸块封装结构在芯片封装质量测试中芯片损伤前后的SEM照片；图5A示出了倒装芯片凸块封装结构中芯片的凸块分布示意图；图5B示出了倒装芯片凸块封装结构中芯片的凸块受力分布示意图；图6A示出了倒装芯片凸块封装结构的扫描声学诊断结果图；图6B示出了图6A所示的结果图的示意图；图6C为图6B中600C区域的放大图；图7A为根据本专利技术一实施例的形成有凸块和保护墙的器件晶圆的示意性俯视图；图7B为根据本专利技术一实施例的形成有凸块和保护墙的器件晶圆的示意性剖视图；图8A至图8C示出了根据本专利技术的一个实施例的半导体器件的封装方法各步骤对应的器件剖视图；图9示出了根据本专利技术的一个实施例的半导体器件的封装方法的步骤流程图；图10示出了根据本专利技术一实施方式的电子装置的示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或本文档来自技高网...

【技术保护点】
1.一种半导体器件的制作方法，其特征在于，包括：提供器件晶圆，在所述器件晶圆上形成用于与封装基板连接的凸块，所述凸块包括密集凸块和孤立凸块，在所述孤立凸块周围形成包围所述孤立凸块的保护墙。

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：提供器件晶圆，在所述器件晶圆上形成用于与封装基板连接的凸块，所述凸块包括密集凸块和孤立凸块，在所述孤立凸块周围形成包围所述孤立凸块的保护墙。2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述保护墙的形状基于所述密集凸块和孤立凸块的位置分布确定。3.如权利要求2所述的半导体器件的制作方法，其特征在于，所述保护墙的形状为圆形、矩形、正方形、菱形或六边形。4.如权利要求1所述的半导体器件的制作方法，其特征在于，还包括：在所述器件晶圆上形成再布线层，所述再布线层包括用于与所述凸块连接的第一再布线层和用于与所述保护墙连接的第二再布线层。5.如权利要求4所述的半导体器件的制作方法，其特征在于，所述第二再布线层为不与所述器件晶圆中的金属互连层电性连接的虚设再布线层。6.如权利要求4所述的半导体器件的制作方法，其特征在于，所述第二再布线层的表面积大于所述保护墙的底部面积。7.如权利要求1-6中的任意一项所述的半导体器件的制作方法，其特征在于，还包括：提供封装基板，在所述封装基板上形成有与所述凸块对应的焊点；通过所述凸块和焊点完成所述器件晶圆和封装基板的连接。8.如权利要求7所述的半导体器件的制作方法，其特征在于，还包括：在所述封装基板上形成与所述保护墙对应的接触点，在连接所述凸块和焊点的同时，连接所述保护墙和接触点。9.一种半导体器件，其特征在于，包括...

【专利技术属性】
技术研发人员：殷原梓，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31