控制栅极线剥落缺陷的检测方法技术

本发明专利技术提供一种控制栅极线剥落缺陷的检测方法，包括：在形成控制栅极线的光阻后，对光阻进行曝光；获取器件的图像，检测器件的光学信号；对控制栅极线局部区域的光学信号的差值进行检测，当所述差值小于一阈值时，则所述控制栅极线存在剥落缺陷。本发明专利技术中，在光刻机曝光后对器件的光学信号进行检测，实现剥落缺陷的自动检测。

【技术实现步骤摘要】
控制栅极线剥落缺陷的检测方法
本专利技术涉及半导体集成电路
，尤其涉及一种控制栅极线剥落缺陷的检测方法。
技术介绍
在目前的半导体产业中，集成电路产品主要可分为三大类型：模拟电路、数字电路和数/模混合电路，其中存储器件是数字电路中的一个重要类型。而在存储器件中，近年来闪速存储器(flashmemory，简称闪存)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。一般而言，闪存为分栅解耦股或堆栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式闪存结构由于具有高的编程效率，字线的结构可以避免过擦除等优点，应用尤为广泛。现有技术中的一种分栅结构存储器阵列中，每个存储单元包括衬底，想成在衬底中的源极和漏极，及位于所述衬底上的浮栅极和控制栅极结构，在所述漏极上引出有位线，在所述源极上引出有源极，以及位于所述源线和所述位线之间的字线。标准工艺下的闪存工艺受到严重的擦除和编程失效的困扰，而且一些批次还会产生WAT(waferacceptancetest，晶片可接受性测试)失效的情况。其中，WAT指的是整个晶圆制作完成后，但还未封装之前，对切割道里的测试键(testkey)进行测试。基于测试结构，在某些测试下样本显示出了沿杭方向的持续失效。基于这类测试结构，发现了控制栅极的空洞，甚至在更严重的情况下还发现了不连续的控制栅极多晶硅。由此，在本领域中，期望的是，能够提供一种实时的闪存单元控制栅极空洞的测试方法。
技术实现思路
本专利技术的目的在于提供一种半控制栅极线剥落缺陷的检测方法，解决现有技术中难以实时的检测控制栅极线的问题。为解决上述技术问题，本专利技术提供一种控制栅极线剥落缺陷的检测方法，包括：在形成控制栅极线的光阻后，对光阻进行曝光；获取器件的图像，检测器件的光学信号；对控制栅极线局部区域的光学信号的差值进行检测，当所述差值小于一阈值时，则所述控制栅极线存在剥落缺陷。可选的，在形成控制栅极线的光阻之前还包括：提供半导体衬底；位于所述半导体衬底上的栅极结构，所述栅极结构包括控制栅极线；在所述栅极结构及部分半导体衬底上形成掩膜层；在所述掩膜层及剩余的半导体衬底上形成多晶硅栅极；刻蚀所述多晶硅栅极，形成栅极；去除所述掩膜层；形成所述光阻，所述光阻至少部分或完全暴露出所述栅极结构。可选的，所述半导体衬底中形成浅沟槽隔离结构，所述栅极结构位于所述浅沟槽隔离结构上。可选的，所述栅极结构还包括位于所述控制栅极线与半导体衬底之间的存储介质层。可选的，对所述控制栅极线与所述栅极之间的局部区域的光学信号的差值进行检测。可选的，当所述光阻覆盖部分所述控制栅极线时，所述局部区域光学信号的差值小于所述阈值，控制栅极线存在剥落缺陷。可选的，当局部区域的光学信号出现突变时，控制栅极线无剥落缺陷。可选的，还包括：以所述光阻为掩膜对所述控制栅极线进行刻蚀；去除所述光阻。与现有技术相比，本专利技术的控制栅极线剥落缺陷的检测方法具有以下有益效果：本专利技术中，在形成控制栅极线光阻后，对光阻进行曝光，获取器件的图像，检测器件的光学信号，对控制栅极线局部区域的光学信号的差值进行检测，当所述差值小于一阈值时，则所述控制栅极线存在剥落缺陷，在光刻机曝光后对器件的光学信号进行检测，实现剥落缺陷的自动检测。附图说明图1为本专利技术一实施例中控制栅极线剥落缺陷的检测方法的流程图；图2为本专利技术一实施例中栅极结构的示意图；图3为本专利技术一实施例中多晶硅栅极的示意图；图4为本专利技术一实施例中形成栅极的示意图；图5为本专利技术一实施例中形成光阻的示意图；图6为本专利技术一实施例中形成剥落缺陷的示意图；图7为本专利技术一实施例中器件图像及对应的光学信号。具体实施方式下面将结合示意图对本专利技术的控制栅极线剥落缺陷的检测方法进行更详细的描述，其中表示了本专利技术的优选实施例，应该理解本领域技术人员可以修改在此描述的本专利技术，而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。在下列段落中参照附图以举例方式更具体地描述本专利技术。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。本专利技术的核心思想在于，提供控制栅极线剥落缺陷的检测方法，在形成控制栅极线形成光阻后，对光阻进行曝光，获取器件的图像，检测器件的光学信号，对控制栅极线局部区域的光学信号的差值进行检测，当所述差值小于一阈值时，则所述控制栅极线存在剥落缺陷，在光刻机曝光后对器件的光学信号进行检测，实现剥落缺陷的自动检测。以下结合附图对本专利技术的控制栅极线剥落缺陷的检测方法进行具体说明，图1为控制栅极线剥落缺陷的检测方法的流程图，图2为器件图像及对应的光学信号。本专利技术的控制栅极线剥落缺陷的检测方法，包括：执行步骤S1，参考图2所示，提供半导体衬底101，所述半导体衬底101中形成浅沟槽隔离结构102，在所述半导体衬底101上形成栅极结构10，且所述栅极结构10位于所述浅沟槽隔离结构102上，所述栅极结构10包括控制栅极线111，进一步的，所述栅极结构10还包括位于所述控制栅极线111与半导体衬底之间的存储介质层112、侧墙等结构，此为本领域技术人员公知的，在此不做赘述。接着，参考图3所示，在所述栅极结构10及部分半导体衬底101上形成掩膜层103，在所述掩膜层103及剩余的半导体衬底101上形成多晶硅栅极104。参考图4所示，化学机械研磨所述掩膜层上的多晶硅栅极104，并刻蚀所述多晶硅栅极104，剩余的多晶硅栅极104形成栅极。之后，去除所述掩膜层103。参考图5所示，形成所述光阻105，所述光阻105至少部分或完全暴露出所述栅极结构10。在形成控制栅极线的光阻后，在光刻机台中对光阻进行曝光。可以理解的是，当光阻105至少部分暴露出栅极结构时，即如图5中的光阻所示，由于工艺偏差等原因，光阻还覆盖部分栅极结构，与控制栅极线之间存在重叠区域113，即该区域存在光阻、多晶硅两种不同材料的材料。执行步骤S2，将光阻曝光后，获取器件的图像，检测器件的光学信号。本专利技术中，在对光阻的关键尺寸(CD)量取过程中，同时获取器件的光学信号。执行步骤S3，对控制栅极线局部区域的光学信号的差值进行检测，当所述差值小于一阈值时，则所述控制栅极线存在剥落缺陷。具体的，对所述控制栅极线111与所述多晶硅栅极104之间的局部区域的光学信号的差值进行检测。参考图7所示，当光阻105与控制栅极线111存在重叠区域113时，对控制栅极线局部区域的光学信号的差值进行检测，由于两种不同材料存在，使得光学信本文档来自技高网...

【技术保护点】
1.一种控制栅极线剥落缺陷的检测方法，其特征在于，包括：在形成控制栅极线的光阻后，对光阻进行曝光；获取器件的图像，检测器件的光学信号；对控制栅极线局部区域的光学信号的差值进行检测，当所述差值小于一阈值时，则所述控制栅极线存在剥落缺陷。

【技术特征摘要】
1.一种控制栅极线剥落缺陷的检测方法，其特征在于，包括：在形成控制栅极线的光阻后，对光阻进行曝光；获取器件的图像，检测器件的光学信号；对控制栅极线局部区域的光学信号的差值进行检测，当所述差值小于一阈值时，则所述控制栅极线存在剥落缺陷。2.如权利要求1所述的控制栅极线剥落缺陷的检测方法，其特征在于，在形成控制栅极线的光阻之前还包括：提供半导体衬底；位于所述半导体衬底上的栅极结构，所述栅极结构包括控制栅极线；在所述栅极结构及部分半导体衬底上形成掩膜层；在所述掩膜层及剩余的半导体衬底上形成多晶硅栅极；刻蚀所述多晶硅栅极，形成栅极；去除所述掩膜层；形成所述光阻，所述光阻至少部分或完全暴露出所述栅极结构。3.如权利要求2所述的控制栅极线剥落缺陷的检测方法，其特征在于，所述半导体衬底中形成浅沟槽隔离结构，所述栅...

【专利技术属性】
技术研发人员：曹子贵，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海,31