半导体装置制造方法及图纸

本发明专利技术涉及半导体装置。半导体装置具备：测试图案产生部、将向电路供给测试图案的结果得到的电路的测试结果与期待值对照的测试结果对照部、分别对测试图案产生部和测试结果对照部进行控制的多个测试控制电路、以及被测验电路，并且，具有：第一测试模式，在所述模式下，通过多个测试控制电路之中的第一测试控制电路对测试图案产生部和测试结果对照部进行控制，从而对测试控制电路之中的第一测试控制电路以外的测试控制电路供给测试图案来进行测试；以及第二测试模式，在所述模式下，通过第一测试控制电路以外的测试控制电路对测试图案产生部和测试结果对照部进行控制，从而对第一测试控制电路供给测试图案来进行测试。能够简便地检查内建自测试控制电路自身。

【技术实现步骤摘要】
半导体装置
本专利技术涉及半导体装置。
技术介绍
以往，作为LSI（large-scaleintegratedcircuit，大规模集成电路）的测试方法而已知有内建自测试（内建自测试）（例如，专利文献1）。此外，以往，已知有在进行内建自测试的半导体装置中通过外部装置测试内建自测试控制电路自身的技术（例如，非专利文献1）。现有技术文献专利文献专利文献1：美国特许5546406号；非专利文献非专利文献1：DesignForTestinEncounterRTLCompilerProductVersion14.2August2015第18章InsertingLogicBuilt-In-Self-TestLogic。专利技术要解决的课题在此，关于内建自测试控制电路自身的检查，为了减少外部装置的设定或连接等工夫，不使用外部装置更优选。
技术实现思路
本专利技术是鉴于上述问题而完成的，提供一种在进行内建自测试的半导体装置中能够简便地检查内建自测试控制电路自身的半导体装置。用于解决课题的方案本专利技术的一个方式是，一种半导体装置，其中，具备：测试图案产生部，使测试图案产生；测试结果对照部，将向电路供给由所述测试图案产生部产生的所述测试图案的结果得到的所述电路的测试结果与期待值对照；多个测试控制电路，分别对所述测试图案产生部和所述测试结果对照部进行控制；以及被测验电路，响应于被从所述测试图案产生部供给所述测试图案，输出与所述测试图案对应的测试结果，所述半导体装置具有：第一测试模式，在所述模式下，通过多个所述测试控制电路之中的第一测试控制电路对所述测试图案产生部和所述测试结果对照部进行控制，从而对所述测试控制电路之中的所述第一测试控制电路以外的测试控制电路供给所述测试图案来进行测试；以及第二测试模式，在所述模式下，通过所述第一测试控制电路以外的测试控制电路对所述测试图案产生部和所述测试结果对照部进行控制，从而对所述第一测试控制电路供给所述测试图案来进行测试。专利技术效果根据本专利技术，能够提供在进行内建自测试的半导体装置中能够简便地检查内建自测试控制电路自身的半导体装置。附图说明图1是示出第一实施方式的半导体装置的概要的第一图。图2是示出第一实施方式的半导体装置的概要的第二图。图3是示出第二实施方式的半导体装置的概要的图。具体实施方式[第一实施方式]以下，参照图来对本专利技术的第一实施方式进行说明。图1是示出第一实施方式的半导体装置1的概要的第一图。进行内建自测试（built-inselftest）的半导体装置1具备：被测电路（CircuitUnderTest）（以下，被测验电路CUT）、测试图案产生器（TestPatternGenerator）（以下，测试图案产生部TPG）、输出响应分析器（OutputResponseAnalyzer）（以下，测试结果对照部ORA）、以及多个测试控制电路C。在以后的说明中，将进行内建自测试的半导体装置1仅记载为半导体装置1。被测验电路CUT为内建自测试的测试对象的电路。被测验电路CUT是指例如响应于被输入数字信号来输出数字信号的数字电路。在本实施方式的一个例子中，半导体装置1具备被测验电路CUT1、被测验电路CUT2、…、被测验电路CUTn。n为自然数。在以后的说明中，在不区别被测验电路CUT1、被测验电路CUT2、…、被测验电路CUTn的情况下，总称起来记载为被测验电路CUT。测试图案产生部TPG产生测试图案tp，将其向被测验电路CUT输入（供给）。测试图案tp是指例如伪随机数。测试结果对照部ORA具备除法运算电路（MISR：Multi-Input-Signature-Register，多输入特征寄存器）和期待值对照电路。测试结果对照部ORA利用期待值对照电路将根据输出信号os计算出的值与期待值对照，判定被测验电路CUT的工作的好坏。输出信号os是指被测验电路CUT响应于被输入测试图案tp而输出的信号。期待值是指表示在被测验电路CUT未发生故障的情况下利用除法运算电路对响应于测试图案tp被输入而被测验电路CUT输出的输出信号os与规定的值进行除法运算后的剩余的值。因此，测试结果对照部ORA在基于被测验电路CUT输出的输出信号os而计算出的值（剩余）和期待值产生差异的情况下，判定为被测验电路CUT发生了故障。再有，对测试结果对照部ORA具备除法运算电路的情况进行了说明，但是，测试结果对照部ORA并不限于此。测试结果对照部ORA也可以为具备除法运算电路以外的运算电路的结构。测试结果对照部ORA例如也可以为代替除法运算电路而具备加法运算电路的结构。在该情况下，期待值是指在被测验电路CUT未发生故障的情况下对规定的值加上响应于测试图案tp被输入而被测验电路CUT输出的输出信号os后的值。测试控制电路C分别对测试图案产生部TPG和测试结果对照部ORA进行控制。测试控制电路C例如对测试图案产生部TPG输出时钟信号clk、触发信号tg等控制信号，使测试图案产生部TPG产生测试图案tp之后进行供给。测试控制电路C例如取得将测试结果对照部ORA基于被测验电路CUT的输出信号os和规定的值（在该一个例子中为从测试控制电路C供给的时钟信号clk）而计算出的值（剩余）与期待值对照后的对照结果cr。在本实施方式的一个例子中，半导体装置1具备第一测试控制电路C1和第二测试控制电路C2。在以后的说明中，在不区别第一测试控制电路C1和第二测试控制电路C2的情况下，总称起来记载为测试控制电路C。以下，对第二测试控制电路C2作为被测验侧的电路被第一测试控制电路C1测验的情况进行说明。第二测试控制电路C2被从测试图案产生部TPG输入测试图案tp，将与该测试图案tp对应的输出信号os向测试结果对照部ORA输出。在该情况下，第二测试控制电路C2进行与被测验电路CUT同样的工作。具体地，第二测试控制电路C2响应于被输入数字信号而输出输出信号os。测试结果对照部ORA基于第二测试控制电路C2输出的输出信号os来判定第二测试控制电路C2的工作的好坏。测试结果对照部ORA例如将基于第二测试控制电路C2输出的输出信号os和从第一测试控制电路C1供给的时钟信号clk而计算出的值（剩余）与期待值对照，判定第二测试控制电路C2的工作的好坏。期待值是指在第二测试控制电路C2未发生故障的情况下基于响应于测试图案tp被输入而第二测试控制电路C2输出的输出信号os和时钟信号clk而计算出的剩余。再有，对于第一测试控制电路C1作为被测验侧的电路被第二测试控制电路C2测验的情况，也调换上述的第一测试控制电路C1和第二测试控制电路C2的功能来进行同样的工作，因此，省略说明。内建自测试有第一测试模式和第二测试模式这2个测试模式。具体地，半导体装置1在第一测试模式下进行内建自测试之后，在第二测试模式下进行内建自测试。如图1所示那样，在第一测试模式下，某个测试控制电路C（在该一个例子中为第一测试控制电路C1）分别对测试图案产生部TPG和测试结果对照部ORA进行控制。此外，某个测试控制电路C以外的测试控制电路C（在该一个例子中为第二测试控制电路C2）进行与被测验电路CUT同样的工作。在该情况下，第二测试控制电路C2响应于被从测试图案产生部TPG输入测试图案tp，将输出信号os向测本文档来自技高网...

【技术保护点】
1.一种半导体装置，其中，具备：测试图案产生部，使测试图案产生；被测验电路，响应于被从所述测试图案产生部供给所述测试图案，输出与所述测试图案对应的测试结果；测试结果对照部，将所述测试结果与期待值对照；以及多个测试控制电路，分别对所述测试图案产生部和所述测试结果对照部进行控制，所述半导体装置具有：第一测试模式，在所述模式下，通过所述多个测试控制电路之中的第一测试控制电路对所述测试图案产生部和所述测试结果对照部进行控制，从而对所述测试控制电路之中的所述第一测试控制电路以外的测试控制电路供给所述测试图案来进行测试；以及第二测试模式，在所述模式下，通过与所述第一测试控制电路不同的第二测试控制电路对所述测试图案产生部和所述测试结果对照部进行控制，从而对所述第一测试控制电路供给所述测试图案来进行测试。

【技术特征摘要】
2017.03.14 JP 2017-0488031.一种半导体装置，其中，具备：测试图案产生部，使测试图案产生；被测验电路，响应于被从所述测试图案产生部供给所述测试图案，输出与所述测试图案对应的测试结果；测试结果对照部，将所述测试结果与期待值对照；以及多个测试控制电路，分别对所述测试图案产生部和所述测试结果对照部进行控制，所述半导体装置具有：第一测试模式，在所述模式下，通过所述多个测试控制电路之中的第一测试控制电路对所述测试图案产生部和所述测试结果对照部进行控制，从而对所述测试控制电路之中的所述第一测试控制电路以外的测试控制电路供给所述测试图案来进行测试；以及第二测试模式，在所述模式下，通过与所述第一测试控制电路不同的第二测试控制电路对所述测...

【专利技术属性】
技术研发人员：沈标，
申请(专利权)人：艾普凌科有限公司，
类型：发明
国别省市：日本,JP