电路测试方法技术

本发明专利技术提供一种电路测试方法,适用一待测元件。电路测试方法包括：将待测元件中的多个电源引脚耦接至一接地或者施加零伏特至待测元件中的电源引脚；在待测元件的多个信号引脚中的一第一信号引脚上，施加一测试电压；以及测量待测元件的信号引脚中的一第二信号引脚上的电流，并据以判断待测元件是否具有漏电流。

【技术实现步骤摘要】
电路测试方法
本专利技术有关于一种电路测试方法；特别有关于一种封装后的集成电路的测试方法。
技术介绍
由于集成电路的操作速度越来越快，且结构越来越复杂，输出输入引脚的数目也因此大量增加，造成集成电路的路径复杂度增加。为了因应这样的复杂度，晶粒通常会导入测试模式，以在封装前进行对本身的电路进行测试，进而避免路径上的短路或者其他疏失造成电路的失效。另外，随着集成电路复杂度的增加以及产品面积的限制，晶粒会被堆迭封装使得集成电路的体积缩小并且提升集成电路的性能。然而，晶粒被封装或者堆迭后，其本身的测试模式则无法找出在堆迭以及封装的过程中所产生的其他路径的错误。综上所述，一种可判断晶粒被封装或者堆迭后之产品的测试方法是需要的。
技术实现思路
本专利技术所提供的测试方法可在集成电路未被启动的状态下，测量信号引脚上的漏电流。本专利技术的实施例提供一种电路测试方法，适用于用以测试待测元件的测试装置。电路测试方法包括：将待测元件中的多个电源引脚耦接至一接地；在待测元件的多个信号引脚中的一第一信号引脚上，施加一测试电压；以及测量待测元件的信号引脚中的一第二信号引脚上的电流，并据以判断待测元件是否具有漏电流。本专利技术的实施例另提供一种电路测试方法，适用于用以测试待测元件的测试装置。电路测试方法包括：施加零伏特至待测元件中的电源引脚；在待测元件的多个信号引脚中的一第一信号引脚上，施加一测试电压；以及测量待测元件的信号引脚中的一第二信号引脚上的电流，并据以判断待测元件是否具有漏电流。本专利技术的实施例又提供一种电路测试方法，适用于用以测试待测元件的测试装置。电路测试方法包括：在待测元件中的元件皆未被开启的状态下，对待测元件的多个信号引脚进行测量；以及根据测量结果，判断待测元件是否具有漏电流。附图说明图1是本专利技术的放大器电路的一种实施例的方块图。图2是图1所示的待测元件的一种实施例的方块图。图3是本专利技术的测试方法的一种实施例的流程图。符号说明1000测试系统；100测试装置；200待测元件；V1、V2电压；VPIN_1电源引脚；I/OPIN_1、I/OPIN_2信号引脚；D1、D2二极管；N1节点；P1、P2、P3路径；S300～S310步骤。具体实施方式以下将详细讨论本专利技术各种实施例的装置及使用方法。然而值得注意的是，本专利技术所提供的许多可行的专利技术概念可实施在各种特定范围中。这些特定实施例仅用于举例说明本专利技术的装置及使用方法，但非用于限定本专利技术的范围。图1是本专利技术的测试系统的一种实施例的方块图。测试系统1000包括一测试装置100以及一待测元件200。待测元件200为封装后的集成电路(芯片)，并且待测元件200具有多个个引脚，其中待测元件200的引脚的种类相应于其封装的种类，包括球形触点陈列(ballgridarray，BGA)、四侧引脚扁平封装(quadflatpackage，QFP)、小外形封装(smalloutlinepackage，SOP)、双列直插式封装(dualin-linepackage，DIP)等等。测试装置100用以藉由探针或者电路板连接至待测元件200上的引脚，以对待测元件200进行测试。在一实施例中，测试装置100可包括一控制器，其可藉由通讯缆线连接到多个探针，以对待测元件200施加电压以及测量信号，其中探针的例子包括弹性弹簧探针、伸缩探针(pogopin)、垂直式探针(cobratypeprobe)、导电凸块或习知用以接触待测元件200上的引脚的其它形式的探针。在另一实施例中，待测元件200的引脚可与一电路板上的接触垫连接，测试装置100的控制器可藉由通讯缆线连接到电路板，以进一步藉由电路板对待测元件200施加电压以及测量信号。一般而言，待测元件200会包括多个电源引脚、多个接地引脚以及多个信号引脚。电源引脚用以导入待测元件200的操作电压，以启动待测元件200中的芯片。接地引脚用以耦接至接地，以提供待测元件200中之芯片的压差与放电路径。信号引脚用以输入信号至待测元件200中的芯片或者输出待测元件200中的芯片所产生的信号。在一实施例中，测试装置100会在对待测元件200的电源引脚施加电压以启动待测元件200后，致使待测元件200进入一测试模式，方可对待测元件200进行测试，其中启动待测元件200所需施加的电压为3.3伏特或者5伏特，但本专利技术不限于此。在测试模式中，待测元件200中的信号引脚会呈现高阻抗或"三态"准位(Tri-State)。测试装置100则用以在待测元件200操作于测试模式时，对待测元件200的信号引脚进行测量，以判断是否有高准位漏电流(InputHighLeakage，IIH)以及低准位漏电流(InputLowLeakage，IIL)。然而，在某些实施例中，上述的测试方法并无法侦测到待测元件200上某些路径的漏电流，尤其当待测元件200包括多个堆迭的晶粒时。举例而言，如图2所示。图2是本专利技术的待测元件的一种实施例的方块图。在图2中，待测元件200的部分具有一电源引脚VPIN_1、一信号引脚I/OPIN_1、二极管D1以及二极管D2。在本实施例中，二极管D1的阳极藉由节点N1耦接至信号引脚I/OPIN_1、二极管D2的阴极以及其他电路，二极管D1的阴极耦接至电源引脚VPIN_1。二极管D2的阳极耦接至地，阴极藉由节点N1耦接至二极管D1之阳极、信号引脚I/OPIN_1以及其他电路。另外，节点N1亦藉由路径P3耦接至另一I/OPIN_2，但本专利技术不限于此。在测试的过程中，测试装置100先施加一大于0伏特的电压V1(例如3.3伏特)至电源引脚VPIN_1，并且藉由某个信号引脚传送信号以致使待测元件200进入测试模式。在测试模式中，测试装置100会对信号引脚I/OPIN_1施加两种电压V2以判断信号引脚I/OPIN_1的路径是否具有漏电流。首先，测试装置100可先施加一低电压(例如，0伏特)在信号引脚I/OPIN_1上，以测量低准位漏电流(InputLowLeakage，IIL)。在理想状态中，由于电源引脚VPIN_1的电压高于信号引脚I/OPIN_1的电压，故二极管D1呈现逆偏的状态不会导通，路径P1上不会有电流产生。而信号引脚I/OPIN_1的电压与接地的电压没有压差，故二极管D2也不会导通，路径P2上不会有电流产生。因此，此时当测试装置100测量到信号引脚I/OPIN_1上有电流产生时，则代表路径P1及/或路径P2上有漏电流产生(低准位漏电流)。接着，测试装置100可再施加与操作电压V1相同之高电压(例如3.3伏特)在信号引脚I/OPIN_1上，以测量高准位漏电流(InputHighLeakage，IIH)。在理想状态中，由于电源引脚VPIN_1的电压与信号引脚I/OPIN_1的电压没有压差，故二极管D1不会导通，路径P1上不会有电流产生。而信号引脚I/OPIN_1的电压高于接地的电压，故二极管D2呈现逆偏也不会导通，路径P2上不会有电流产生。因此，此时当测试装置100测量到信号引脚I/OPIN_1上有电流产生时，则代表路径P1及/或路径P2上有漏电流(高准位漏电流)产生。然而，由于上述测试方式是基于二极管D1以及二极管D2的偏压来决定是否导通，因此若路径P3上有漏电流时，测试装置100则无从得本文档来自技高网...

【技术保护点】
1.一种电路测试方法，适用于一测试装置，用以测试一待测元件，该方法包括：将该待测元件中的多个电源引脚耦接至一接地；在该待测元件的多个信号引脚中的一第一信号引脚上，施加一测试电压；以及测量该待测元件的这些信号引脚中的一第二信号引脚上的电流，并据以判断该待测元件是否具有漏电流。

【技术特征摘要】
2017.03.07 TW 1061073591.一种电路测试方法，适用于一测试装置，用以测试一待测元件，该方法包括：将该待测元件中的多个电源引脚耦接至一接地；在该待测元件的多个信号引脚中的一第一信号引脚上，施加一测试电压；以及测量该待测元件的这些信号引脚中的一第二信号引脚上的电流，并据以判断该待测元件是否具有漏电流。2.如权利要求1所述的电路测试方法，其特征在于，该待测元件是封装后的集成电路。3.如权利要求1所述的电路测试方法，其特征在于，该测试电压小于一既定值。4.如权利要求3所述的电路测试方法，其特征在于，该既定值为0.6伏特。5.如权利要求1所述的电路测试方法，其特征在于，在测量该待测元件的过程中，该待测元件中的元件皆未被开启。6.一种电路测试方法，适用于一测试装置，用以测试一待测元件，该方法包括：施加零伏特至该待测元件中的多个电源引脚；在该待测元件的多个信号引脚中的一第一信号引脚上，施加一测试电压；以及测量该待测元件的这些信号引脚中的一第二信号引脚上的电流，并据以判断该待测元件是否具有漏电流。7.如权利要求6所述的电路测试方法，其特征在于，该待测元件是封装后的集成电路。8.如权利要求6所述的电路测试方法，其特征在于，该测试电...

【专利技术属性】
技术研发人员：郭宏森，陈德威，张宏盛，关明琬，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾,71