金属钨的沉积方法技术

本发明专利技术公开了一种金属钨的沉积方法，包括步骤：步骤一、提供一表面形成有多种大小的图形的衬底；步骤二、进行第一次钨沉积，形成的第一层钨满足将小尺寸图形区域的图形的间距填满以及未将大尺寸图形区域的图形的间距填满；步骤三、进行钨表面处理并在大尺寸图形区域的图形的间距区域外的第一层钨的表面形成能降低后续钨沉积速率的第一基材；步骤四、进行第二次钨沉积，形成第二层钨满足将大尺寸图形区域的图形的间距填满，第一基材使第二层钨在大尺寸图形区域的图形的间距区域外的厚度降低从而降低整个钨层在大尺寸图形区域的图形的间距区域内外的落差。本发明专利技术能降低钨层在具有不同大小图形上的落差，能降低生产成本和降低缺陷。

Deposition of tungsten metal

The invention discloses a deposition method of metal tungsten, which comprises steps: step 1, providing a substrate on which a surface forms a pattern of various sizes; step 2, performing the first tungsten deposition, the first layer of tungsten formed meets the requirements of filling the spacing between the patterns in the small size pattern areas and the patterns in the Non-large size pattern areas. Step 3. Surface treatment of tungsten and formation of the first layer of tungsten outside the pattern spacing area in the large-scale pattern area can reduce the subsequent tungsten deposition rate of the first substrate; Step 4. Second tungsten deposition, forming a second layer of tungsten to satisfy the pattern spacing of the large-scale pattern area to fill, first. The substrate reduces the thickness of the second layer of tungsten outside the pattern spacing area of the large-scale pattern area, thereby reducing the drop of the whole tungsten layer inside and outside the pattern spacing area of the large-scale pattern area. The invention can reduce the drop of tungsten layer on different size patterns, reduce production cost and reduce defects.

【技术实现步骤摘要】
金属钨的沉积方法
本专利技术涉及一种半导体集成电路制造方法，特别是涉及一种金属钨的沉积方法。
技术介绍
如图1所示，是现有金属钨的沉积方法形成的钨层的结构图；现有方法中，钨层102沉积在具有图形101结构的半导体衬底表面，现有方法中，钨层102采用一次沉积形成。而在同一半导体衬底表面上通常形成有大小不同的图形101，图1中显示了小尺寸图形区域103和大尺寸图形区域104。小尺寸图形区域103的图形101的尺寸更小，小尺寸图形区域103的图形101之间的间距d101也更小即d101小于大尺寸图形区域104的图形101之间的间距d102。由于一次沉积需要保证小尺寸图形区域103和大尺寸图形区域104中的图形间距都填满，由于小尺寸图形区域103的图形间距更小，故小尺寸图形区域103的图形间距会先填满；后续为了填满大尺寸图形区域104的图形间距，势必会使得在小尺寸图形区域103的间距顶部于各图形101的顶部沉积过厚的钨层102，最后会使得钨层102在各区域的表面不平坦，形成图1所示的落差h101。由于钨层102的表面不平坦，最后需要进行钨的化学机械研磨(WCMP)工艺来对钨层102进行平坦化，虽然WCMP最后能实现钨层102的平坦化，但是现有方法具有如下缺陷：1、钨层102的沉积厚度过厚，这会增加钨沉积的工艺成本并降低产量即出货量(throughput)。2、钨层102在沉积后过高的落差，使得WCMP的时间延长，较长时间的WCMP会带来一定的缺陷(defect)以及增加成本并降低产量。
技术实现思路
本专利技术所要解决的技术问题是提供一种金属钨的沉积方法，能降低钨层在具有不同大小图形上的落差，能降低生产成本和降低缺陷。为解决上述技术问题，本专利技术提供的金属钨的沉积方法包括如下步骤：步骤一、提供一衬底，在所述衬底表面形成有多种大小的图形，根据图形的尺寸分为大尺寸图形区域和小尺寸图形区域，所述大尺寸图形区域的图形的尺寸比所述小尺寸图形区域的图形的尺寸大，所述大尺寸图形区域的图形的间距比所述小尺寸图形区域的图形的间距大。步骤二、进行第一次钨沉积，所述第一次钨沉积形成的第一层钨满足将所述小尺寸图形区域的图形的间距填满以及未将所述大尺寸图形区域的图形的间距填满，所述第一层钨在所述大尺寸图形区域的图形的间距区域和所述大尺寸图形区域的图形的间距外的区域之间形成有落差。步骤三、进行钨表面处理，所述钨表面处理在所述小尺寸图形区域的所述第一层钨的表面以及所述大尺寸图形区域的图形顶部的所述第一层钨表面形成第一基材，所述第一基材表面的钨沉积速率低于所述第一基材外的所述第一层钨表面的钨沉积速率。步骤四、进行第二次钨沉积，所述第二次钨沉积形成的第二层钨满足将所述大尺寸图形区域的图形的间距填满，由所述第一层钨和所述第二层钨叠加形成所需的钨层；所述第一基材降低所述大尺寸图形区域的图形的间距外的所述第二次钨沉积速率，使所述第二层钨在所述大尺寸图形区域的图形的间距外的厚度降低从而降低所述钨层在所述大尺寸图形区域的图形的间距区域内外之间的落差。进一步的改进是，所述衬底为半导体衬底。进一步的改进是，所述衬底为硅衬底。进一步的改进是，所述图形由层间膜光刻刻蚀形成。进一步的改进是，步骤二中所述第一层钨还延伸到所述小尺寸图形区域的图形的表面和所述大尺寸图形区域的图形的表面。进一步的改进是，步骤三中所述钨表面处理工艺为氮化处理工艺，形成的所述第一基材为氮化钨。进一步的改进是，步骤四中控制所述第二层钨在所述大尺寸图形区域的图形的间距外的厚度，使所述钨层在所述大尺寸图形区域的图形的间距区域内外之间的落差降低到所需的平坦化要求。进一步的改进是，步骤四之后还包括对所述钨层进行化学机械研磨工艺，使所述钨层减薄并平坦化。进一步的改进是，所述第一次钨沉积采用化学气相沉积工艺；或者，所述第一次钨沉积采用物理气相沉积工艺。进一步的改进是，所述第二次钨沉积采用化学气相沉积工艺；或者，所述第二次钨沉积采用物理气相沉积工艺。进一步的改进是，所述第一次钨沉积和所述第二次钨沉积的工艺条件相同。本专利技术根据衬底表面的图形大小的不同，对钨沉积的工艺做了特别的设定，将钨沉积拆分成两次进行，第一次钨沉积满足将小尺寸图形区域的图形的间距填满以及未将大尺寸图形区域的图形的间距填满；之后进行了一次钨表面处理工艺，钨表面处理工艺会在大尺寸图形区域的图形的间距区域外的第一层钨的表面即小尺寸图形区域的第一层钨的表面以及大尺寸图形区域的图形顶部的第一层钨的表面形成不利于钨沉积第一基材；接着进行第二次钨沉积，由于第二次钨沉积是在形成了第一基材的基础上进行了，故第二次钨沉积能在实现将大尺寸图形区域的图形的间距填满的同时降低在大尺寸图形区域的图形的间距区域外的钨沉积速率，最后能降低钨层在大尺寸图形区域的图形的间距区域内外之间的落差。这种钨层的落差的减少，能减少整个钨层的沉积量，也即和现有技术相比，本专利技术的钨层的厚度更薄，所以能降低整个钨沉积的成本并从而能提高出货量。另外，本专利技术通过钨层落差的减少，使得后续WCMP的研磨时间，较短的WCMP的研磨时间会降低缺陷产生量，从而能提高成本；同时，WCMP的研磨时间的减少能进一步降低工艺成本并提高出货量。另外，本专利技术利用在钨表面进行氮化处理时对表面较高的钨表面的处理效果强于表面较低的钨表面的处理效果的特点，在氮化处理方法进行钨表面处理工艺后会自动在大尺寸图形区域的图形的间距区域外的第一层钨的表面形成第一基材，所以本专利技术的还具有工艺简单，易实现的特点。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明：图1是现有金属钨的沉积方法形成的钨层的结构图；图2是本专利技术实施例金属钨的沉积方法的流程图；图3A-图3C是本专利技术实施例方法各步骤中的器件结构图。具体实施方式如图2所示，是本专利技术实施例金属钨的沉积方法的流程图；如图3A至图3C所示，是本专利技术实施例方法各步骤中的器件结构图，本专利技术实施例金属钨的沉积方法包括如下步骤：步骤一、如图3A所示，提供一衬底，在所述衬底表面形成有多种大小的图形1，根据图形1的尺寸分为大尺寸图形区域4和小尺寸图形区域3，所述大尺寸图形区域4的图形1的尺寸比所述小尺寸图形区域3的图形1的尺寸大，所述大尺寸图形区域4的图形1的间距d2比所述小尺寸图形区域3的图形1的间距d1大。本专利技术实施例中，所述衬底为半导体衬底如硅衬底。所述图形1由层间膜光刻刻蚀形成。步骤二、如图3A所示，进行第一次钨沉积，所述第一次钨沉积形成的第一层钨2a满足将所述小尺寸图形区域3的图形1的间距填满以及未将所述大尺寸图形区域4的图形1的间距填满，所述第一层钨2a在所述大尺寸图形区域4的图形1的间距区域和所述大尺寸图形区域4的图形1的间距外的区域之间形成有落差。所述第一层钨2a还延伸到所述小尺寸图形区域3的图形1的表面和所述大尺寸图形区域4的图形1的表面。所述第一次钨沉积采用化学气相沉积工艺；或者，所述第一次钨沉积采用物理气相沉积工艺。步骤三、如图3B所示，进行钨表面处理，所述钨表面处理在所述小尺寸图形区域3的所述第一层钨2a的表面以及所述大尺寸图形区域4的图形1顶部的所述第一层钨2a表面形成第一基材5，所述第一基材5表面的钨沉积速率低于所述第一基材5外的所述第一层钨2a表面的钨沉积速率本文档来自技高网...

【技术保护点】
1.一种金属钨的沉积方法，其特征在于，包括如下步骤：步骤一、提供一衬底，在所述衬底表面形成有多种大小的图形，根据图形的尺寸分为大尺寸图形区域和小尺寸图形区域，所述大尺寸图形区域的图形的尺寸比所述小尺寸图形区域的图形的尺寸大，所述大尺寸图形区域的图形的间距比所述小尺寸图形区域的图形的间距大；步骤二、进行第一次钨沉积，所述第一次钨沉积形成的第一层钨满足将所述小尺寸图形区域的图形的间距填满以及未将所述大尺寸图形区域的图形的间距填满，所述第一层钨在所述大尺寸图形区域的图形的间距区域和所述大尺寸图形区域的图形的间距外的区域之间形成有落差；步骤三、进行钨表面处理，所述钨表面处理在所述小尺寸图形区域的所述第一层钨的表面以及所述大尺寸图形区域的图形顶部的所述第一层钨表面形成第一基材，所述第一基材表面的钨沉积速率低于所述第一基材外的所述第一层钨表面的钨沉积速率；步骤四、进行第二次钨沉积，所述第二次钨沉积形成的第二层钨满足将所述大尺寸图形区域的图形的间距填满，由所述第一层钨和所述第二层钨叠加形成所需的钨层；所述第一基材降低所述大尺寸图形区域的图形的间距外的所述第二次钨沉积速率，使所述第二层钨在所述大尺寸图形区域的图形的间距外的厚度降低从而降低所述钨层在所述大尺寸图形区域的图形的间距区域内外之间的落差。...

【技术特征摘要】
1.一种金属钨的沉积方法，其特征在于，包括如下步骤：步骤一、提供一衬底，在所述衬底表面形成有多种大小的图形，根据图形的尺寸分为大尺寸图形区域和小尺寸图形区域，所述大尺寸图形区域的图形的尺寸比所述小尺寸图形区域的图形的尺寸大，所述大尺寸图形区域的图形的间距比所述小尺寸图形区域的图形的间距大；步骤二、进行第一次钨沉积，所述第一次钨沉积形成的第一层钨满足将所述小尺寸图形区域的图形的间距填满以及未将所述大尺寸图形区域的图形的间距填满，所述第一层钨在所述大尺寸图形区域的图形的间距区域和所述大尺寸图形区域的图形的间距外的区域之间形成有落差；步骤三、进行钨表面处理，所述钨表面处理在所述小尺寸图形区域的所述第一层钨的表面以及所述大尺寸图形区域的图形顶部的所述第一层钨表面形成第一基材，所述第一基材表面的钨沉积速率低于所述第一基材外的所述第一层钨表面的钨沉积速率；步骤四、进行第二次钨沉积，所述第二次钨沉积形成的第二层钨满足将所述大尺寸图形区域的图形的间距填满，由所述第一层钨和所述第二层钨叠加形成所需的钨层；所述第一基材降低所述大尺寸图形区域的图形的间距外的所述第二次钨沉积速率，使所述第二层钨在所述大尺寸图形区域的图形的间距外的厚度降低从而降低所述钨层在所述大尺寸图形区域的图形的间距区域内外之间的落差。2.如权利要求1所述的金属钨的沉积方法，其特征在于：所...

【专利技术属性】
技术研发人员：蔡旻錞，许家彰，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：上海,31