p-GaN基增强型HEMT器件制造技术

本发明专利技术涉及一种p‑GaN基增强型HEMT器件，包括：衬底；在所述衬底上的过渡层；在所述过渡层上的沟道层；在所述沟道层上的势垒层；在所述势垒层上的p‑GaN层；以及，在所述势垒层和所述p‑GaN层上的源极、漏极、栅极和介质层；所述势垒层包括势垒层A和势垒层B，所述势垒层A与所述势垒层B交替层叠；所述势垒层A的禁带宽度大于所述势垒层B的禁带宽度。在势垒层较厚的情况下，获得了较大正值的阈值电压，提高了HEMT器件的工作效率。

P-GaN based enhanced HEMT devices

The present invention relates to a p_GaN-based enhanced HEMT device, including a substrate, a transition layer on the substrate, a channel layer on the transition layer, a barrier layer on the channel layer, a p_GaN layer on the barrier layer, and a source, drain, gate and medium on the barrier layer and the p_GaN layer. The barrier layer comprises a barrier layer A and a barrier layer B, the barrier layer A is alternately stacked with the barrier layer B, and the band gap width of the barrier layer A is larger than that of the barrier layer B. In the case of thicker barrier layer, larger positive threshold voltage is obtained, which improves the efficiency of HEMT devices.

【技术实现步骤摘要】
p-GaN基增强型HEMT器件
本专利技术涉及半导体领域，特别是涉及p-GaN基增强型HEMT器件。
技术介绍
随着高压开关和高速射频电路的发展，氮化镓高电子迁移率晶体管(GaNHEMT)成为该领域研究的重点，常规的GaNHEMT器件均为耗尽型，阈值电压＜0V，需要使用负的开启电压。在射频及微波芯片设计时，其负栅压的电源设计增加了设计成本；增强型HEMT的阈值电压为正值，实际应用中只需要一个正的偏压即可使其工作或夹断。这样可以消除负偏压的电路设计，使电路简单化，减少电路设计的复杂性和制备的成本。对大规模微波射频电路应用来说，其意义十分重大。对于功率开关电路，增强型HEMT器件保证在驱动电路失效时，HEMT器件处于关断状态，从而对功率开关系统提供了失效保护。目前，通常采用刻蚀凹栅、F基离子注入等应对方法来耗尽栅极下方沟道的二维电子气(2DEG)，以实现增强型器件。但凹栅刻蚀工艺难以精确控制，同时还容易带来损伤，会引起电流崩塌现象，恶化器件的可靠性，同时阈值电压也不高；F基离子注入也会带来一系列稳定性问题。无论是凹栅刻蚀还是F基离子注入都会对材料造成损伤，虽然经过退火能够消除一定的损伤，但是残留的损伤依然会对器件的稳定性和可靠性造成不利的影响，并且工艺的重复性也不高。因此，现有方案中，较为普遍的一种实现P-GaN基增强型HEMT的方法是将势垒层设计更薄，同时在栅极金属与势垒层之间插入P-GaN层。通过这种设计，一般当势垒层厚度到达12nm-15nm时，阈值电压约为2V左右，但是，这样的设计会导致P-GaN中的Mg原子容易扩散到沟道层中，进而使器件的导通电阻增大，影响HEMT器件的工作效率。而在p-GaN基增强型HEMT器件中，为了有效的减少p-GaN中的Mg原子扩散到沟道层的数量，通常采用的手段是将势垒层变厚，但是，势垒层变厚，会带来阈值电压的值向负向移动，从而使阈值电压变小，甚至变负。
技术实现思路
基于此，本专利技术提供了一种增强型HEMT器件，增加势垒层厚度的同时，保持较大正值的阈值电压。一种p-GaN基增强型HEMT器件，包括：衬底；在所述衬底上的过渡层；在所述过渡层上的沟道层；在所述沟道层上的势垒层；在所述势垒层上的p-GaN层；以及在所述势垒层和所述p-GaN层上的源极、漏极、栅极和介质层；所述势垒层包括势垒层A和势垒层B，所述势垒层A与所述势垒层B交替层叠；所述势垒层A的禁带宽度大于所述势垒层B的禁带宽度。在其中一个实施例中，所述势垒层A为AlInGaN，其中Al的含量为0％-100％，In的含量为0％-100％，Ga的含量为0％-100％；所述Al、In和Ga的含量总和为100％；所述势垒层B为AlInGaN，其中，Al的含量为0％-100％，In的含量为0％-100％，Ga的含量为0％-100％；所述Al、In和Ga的含量总和为100％。在其中一个实施例中，所述势垒层A为AlInGaN，其中，Al的含量为0％-50％，In的含量为0％-50％，Ga的含量为0％-100％；所述Al、In、和Ga的含量总和为100％；所述势垒层B为AlInGaN，其中，Al的含量为0％-50％，In的含量为0％-50％，Ga的含量为0％-100％；所述Al、In、和Ga的含量总和为100％。在其中一个实施例中，所述势垒层厚度为10nm-50nm。在其中一个实施例中，所述势垒层A的厚度为0.5nm-10nm；数量大于2。在其中一个实施例中，所述势垒层B的厚度为0.5nm-10nm；数量大于2。在其中一个实施例中，所述衬底材料选自硅、碳化硅、蓝宝石、GaN和AlN的一种或几种。在其中一个实施例中，所述过渡层的材料选自AlN、GaN、AlGaN和InGaN的一种或几种。在其中一个实施例中，所述沟道层的材料为选自GaN、AlGaN和InGaN的一种或几种。与现有方案相比，本专利技术具有以下有益效果：本专利技术p-GaN基增强型HEMT器件中，将势垒层设计成势垒层A与势垒层B交替层叠的超晶格结构，相当于在禁带宽度较大的势垒层A中插入了多层禁带宽度较小的势垒层B，一方面，增加了势垒层的厚度，有效减少了Mg原子扩散到沟道层的数量，提高了HEMT器件的工作效率；另一方面，较小禁带宽度的势垒层B对阈值电压的影响较小，有利于获得正值的阈值电压，本专利技术势垒层的厚度约为10nm-50nm，阈值电压约为0.2V-3V。本专利技术的原理如下：本专利技术通过调整势垒层A、B材料中Al、In、Ga的组分含量，使势垒层A、B的禁带宽度不同。其中禁带宽度较大的材料具有较强的极化，因而其厚度对阈值电压影响较大。禁带宽度较小的材料具有较弱的极化，因而其厚度对阈值电压影响较小。通过插入禁带宽度较小的材料，可以增加势垒层的厚度，却不会对阈值电压造成显著的影响。附图说明图1为本专利技术实施例1的P-GaN增强型HEMT器件的结构示意图。具体实施方式为了便于理解本专利技术，下面将对本专利技术进行更全面的描述。本专利技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本专利技术公开内容理解更加透彻全面。除非另有定义，本文所使用的所有的技术和科学术语与属于本专利技术的
的技术人员通常理解的含义相同。本文中在本专利技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本专利技术。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。本专利技术的一个实施方式提供一种P-GaN增强型HEMT器件，结构如图1所示，包括衬底0121，所述衬底的材料选自硅、碳化硅、蓝宝石、GaN和AlN的一种或几种。优选为硅。在衬底上生长的过渡层0122，所述过渡层的材料选自AlN、GaN、AlGaN和InGaN的一种或几种。优选为AlN、AlGaN、GaN的组合。在过渡层上生的长沟道层0125，所述沟道层的材料选自GaN、AlGaN和InGaN的一种或几种。优选为GaN。在沟道层上生长的势垒层0124，所述势垒层包括势垒层A0124A和势垒层B0124B，所述势垒层A与所述势垒层B交替排列。所述势垒层A的禁带宽度大于所述势垒层B的禁带宽度。势垒层A为AlInGaN，Al的含量为0％-100％，In的含量为0％-100％，Ga的含量为0％-100％；所述Al、In、和Ga的含量总和为100％；厚度为0.5nm-10nm；数量大于2。优选的，势垒层A中，Al的含量为0％-50％，In的含量为0％-50％，Ga的含量为0％-100％；所述Al、In、和Ga的含量总和为100％；势垒层B中，Al的含量为0％-100％，In的含量为0％-100％，Ga的含量为0％-100％；所述Al、In、和Ga的含量总和为100％。厚度为0.5nm-10nm；数量大于2。优选的，势垒层B中，Al的含量为0％-50％，In的含量为0％-50％，Ga的含量为0％-100％；所述Al、In、和Ga的含量总和为100％；对于AlInGaN，若固定Ga组分，那么Al组分越高，则材料禁带宽度越大。对于AlInGaN，若固定In组分，那么Al组分越高，则材料禁带宽度越大。对于AlInGaN，若固定Al组分，那么Ga组分越高，则材料禁带宽度越大。所述势垒层的厚度为10nm-50nm。在本文档来自技高网...

【技术保护点】
1.一种p‑GaN基增强型HEMT器件，其特征在于，包括：衬底；在所述衬底上的过渡层；在所述过渡层上的沟道层；在所述沟道层上的势垒层；在所述势垒层上的p‑GaN层；以及在所述势垒层和所述p‑GaN层上的源极、漏极、栅极和介质层；所述势垒层包括势垒层A和势垒层B，所述势垒层A与所述势垒层B交替层叠；所述势垒层A的禁带宽度大于所述势垒层B的禁带宽度。

【技术特征摘要】
1.一种p-GaN基增强型HEMT器件，其特征在于，包括：衬底；在所述衬底上的过渡层；在所述过渡层上的沟道层；在所述沟道层上的势垒层；在所述势垒层上的p-GaN层；以及在所述势垒层和所述p-GaN层上的源极、漏极、栅极和介质层；所述势垒层包括势垒层A和势垒层B，所述势垒层A与所述势垒层B交替层叠；所述势垒层A的禁带宽度大于所述势垒层B的禁带宽度。2.根据权利要求1所述的p-GaN基增强型HEMT器件，其特征在于，所述势垒层A为AlInGaN，其中Al的含量为0％-100％，In的含量为0％-100％，Ga的含量为0％-100％；所述Al、In和Ga的含量总和为100％；所述势垒层B为AlInGaN，其中，Al的含量为0％-100％，In的含量为0％-100％，Ga的含量为0％-100％；所述Al、In和Ga的含量总和为100％。3.根据权利要求2所述的p-GaN基增强型HEMT器件，其特征在于，所述势垒层A为AlInGaN，其中，Al的含量为0％-50％，In的含量为0％-50％，Ga的含量为0％-100％；所述Al、In、和Ga的含量总和为...

【专利技术属性】
技术研发人员：金峻渊，魏进，
申请(专利权)人：英诺赛科珠海科技有限公司，
类型：发明
国别省市：广东,44