适用于GaN高速栅驱动电路的浮动电源轨制造技术

适用于GaN高速栅驱动电路的浮动电源轨，属于电源管理技术领域。本发明专利技术采用双浮动电源轨的设计，能够实现同时满足GaN功率开关器件在安全电压内工作和低压转高压电平位移电路拥有足够的动态范围的浮动电源轨；高压转低压电平位移电路、电压钳位电路、逻辑控制电路和第一浮动电源轨产生电路构成闭环，用于产生第一电源轨BST作为GaN高速栅驱动电路中的缓冲电路的电源轨，能够保护GaN功率开关器件栅源电压工作在安全范围内；第二浮动电源轨产生电路构成开环，用于产生第二电源轨BSTA作为GaN高速栅驱动电路中的低压转高压电平位移电路的电源轨，能够保证其具有足够的动态范围。

Floating power rail for GaN high speed gate drive circuit

The floating power rail suitable for the GaN high-speed gate drive circuit belongs to the power management technology field. The invention adopts the design of double floating power supply rail, which can realize the floating power supply rail with enough dynamic range for the GaN power switching device to work in safe voltage and the low voltage to low voltage to high voltage level displacement circuit, the high voltage to low voltage level displacement circuit, the voltage clamping circuit, the logic control circuit and the first floating power supply rail. The generation circuit is closed-loop, which is used to generate the first power rail BST as the power rail of the buffer circuit in the GaN high-speed gate drive circuit, and can protect the gate voltage of the GaN power switching device in a safe range; the second floating power rail generation circuit is open-loop, which is used to generate the second power rail BSTA as the GaN high-speed gate drive electricity. The power rail of the low voltage to high voltage level displacement circuit in the circuit can ensure sufficient dynamic range.

【技术实现步骤摘要】
适用于GaN高速栅驱动电路的浮动电源轨
本专利技术属于电源管理
，具体涉及一种适用于GaN高速栅驱动电路的浮动电源轨。
技术介绍
随着近年来功率电子的发展，半桥驱动电路正朝着高功率、高频的方向发展，这也给功率管的选取和电路的设计带来了新的要求。传统的半桥驱动电路主要选取硅功率管作为功率级，相比之下，由于GaN功率开关器件(如GaNHEMT)具有耐高压、无反向恢复时间等良好的物理特性，因此采用GaN功率开关器件的半桥栅驱动电路拥有高速、高功率密度等优良特性。但在采用增强型GaN功率开关器件(以下以GaNHEMT为例)做半桥栅驱动电路的功率管时，会出现以下现象导致适用于Si功率管的传统高速高功率栅驱动电路无法用于增强型GaN功率开关器件。如图1所示为将增强型GaN功率开关器件应用于半桥栅驱动的结构示意图，图中①表示由于外接负载的抽载，存在功率级偏置电压VSW为负的情况；图中②表示由于增强型GaN功率开关器件的栅源耐压低，电路中须将自举电容Cboot的上下极板压差VBST-VSW钳位在安全工作范围内；图中③表示由于自举电容Cboot的上下极板压差VBST-VSW被钳位，死区时间内BST电压由于Cboot电容耦合作用，会随着SW进入负压而减小，导致低压转高压电平位移电路(LevelUp)动态范围不够；图中④表示低压转高压电平位移电路(LevelUp)的电源轨为BST、VSS，则死区时间内，驱动信号通过电平位移后的幅值VBST-VSS＝VCboot-|VSW|会由于Cboot上下极板压差VCboot被钳位、SW进入负压而减小；以上4种情况将导致两个后果：其一，低压转高压电平位移电路(LevelUp)动态范围不够，使得电平位移的速度变慢，不再满足高速栅驱动对传输延迟的要求，以图2中低压转高压电平位移电路(LevelUp)为例，浮动电源轨电压VBST的降低使得低压转高压电平位移电路中的功率管M1、M2的栅源电压VGS变小，低压转高压电平位移电路对输出节点的上拉及下拉能力变弱，导致电平位移的速度变慢；其二，低压转高压电平位移电路(LevelUp)后级逻辑电路的电源轨为BST、SW，而低压转高压电平位移电路(LevelUp)的电源轨为BST、VSS，二者的参考地不同，则驱动信号通过电平位移后的幅值VBST-VSS＝VCboot-|VSW|随SW进入负压减小后，会逐渐触碰不到后级逻辑的阈值电平VT，最终产生驱动信号丢失的问题。图1中的GaNHEMT(GaN高电子迁移率晶体管)在关断状态下，电流从源端流向漏端时，其漏源电压VDS会有-2～-3V的负压，故在半桥栅驱动电路中，GaNHEMT作下功率管时，在死区时间内由于外接负载的抽载，存在功率级偏置电压VSW为负的情况，且负载电流越高，负压情况越严重；而在自举电容供电模块的传统设计方案中，浮动电源轨BST由低压电源轨VDD供电，这导致在死区时间内给自举电容Cboot充电时，自举电容Cboot上极板被自举二极管钳位在VDD电位，电容两端的压差最高可达(VDD+3)V；但由于GaNHEMT的栅源击穿电压较小(要求VGS<6V，最佳驱动电压不超过5.5V)，则上功率管在开启时极易因自举电容两端压差过大而发生击穿。因此，在一些桥驱电路设计上，自举电容充电通路上须添加钳位自举电容Cboot上下极板电压差VBST-VSW的钳位电路，从而避免上功率管因栅源电压过大而发生GaN管介质层击穿。但因为自举电容Cboot上下极板的电压差VBST-VSW被钳位在5.5V以内以保证安全工作，且死区时间内功率级偏置电压VSW负值很大，则由于自举电容Cboot的耦合作用，浮动电源轨BST电平会跟随功率级偏置电压VSW进入负压而远低于5V，这就带来了新的问题：1.使得桥接上功率管控制电路和低压逻辑电路的低压转高压电平位移电路(LevelUp)动态范围不够(低压转高压电平位移电路的电源轨一般为浮动电源轨BST和芯片地)，导致低压转高压电平位移电路(LevelUp)响应速度不符合高速要求，驱动信号传输延迟增大；2.后级逻辑电路的阈值电平在死区时间内会随着浮动电源轨BST与低压电源轨SW电位的同步下降而降低，同时由于低压转高压电平位移电路(LevelUp)动态范围的减小会导致驱动信号通过电平位移后的幅值减小，这两个现象会导致输入信号在传输时不被后级逻辑电路识别而发生信号丢失。以上问题给适用于GaN功率开关器件的高速高功率半桥栅驱动电路设计带来了难题，使得很难实现能够同时满足GaN功率开关器件在安全电压内工作和低压转高压电平位移电路(LevelUp)拥有足够的动态范围的浮动电源轨。
技术实现思路
针对上述不足之处，本专利技术提出一种适用于GaN高速高功率半桥栅驱动电路的浮动电源轨，在保证自举电容Cboot上下极板电压差被钳位在安全电压内的前提下，本专利技术采用了双浮动电源轨产生电路给GaN半桥栅驱动电路供电，消除了将适用于Si功率管的传统栅驱动浮动电源轨产生电路应用于GaN功率开关器件导致的上功率管介质层能被击穿和驱动信号传输延迟增大甚至丢失的负面问题。本专利技术的技术方案为：适用于GaN高速栅驱动电路的浮动电源轨，包括高压转低压电平位移电路、电压钳位电路、逻辑控制电路、第一浮动电源轨产生电路和第二浮动电源轨产生电路，所述第二浮动电源轨产生电路包括第一二极管D1、第二二极管D2和自举电容Cboot，第一二极管D1的阳极连接电源电压VDD，其阴极连接第二二极管D2的阴极并产生第二浮动电源轨BSTA；自举电容Cboot的上极板连接第二二极管D2的阳极以及所述第一浮动电源轨产生电路的输出端，其下极板连接所述GaN高速栅驱动电路的半桥开关节点SW；所述电压钳位电路的两个输入端分别连接所述自举电容Cboot的上极板和下极板，用于检测所述自举电容Cboot的上下极板电压差并输出第一控制信号Ctrl1至所述高压转低压电平位移电路的输入端；所述高压转低压电平位移电路将所述第一控制信号Ctrl1转至低压电源轨，输出第一逻辑控制信号LV1和第二逻辑控制信号LV2并连接所述逻辑控制电路的两个输入端；所述逻辑控制电路根据所述第一逻辑控制信号LV1和第二逻辑控制信号LV2产生第二控制信号Ctrl2并连接所述第一浮动电源轨产生电路的输入端；所述第一浮动电源轨产生电路用于产生第一浮动电源轨BST。具体的，其特征在于，所述GaN高速栅驱动电路包括缓冲电路和低压转高压电平位移电路，所述缓冲电路的电源轨为第一浮动电源轨BST和半桥开关节点电源轨SW，所述低压转高压电平位移电路的电源轨为第二浮动电源轨BSTA和半桥开关节点电源轨SW。具体的，所述第一浮动电源轨产生电路包括低压开关管PM0、自举二极管DBOOT、第一电阻R1、NPN型三极管、齐纳管Zener和第二电阻R2，低压开关管PM0的栅极作为所述第一浮动电源轨产生电路的输入端连接所述第二控制信号Ctrl2，其源极连接第一电阻R1的一端、NPN型三极管的集电极和齐纳管Zener的阴极并连接电源电压VDD，其漏极连接第一电阻R1的另一端、NPN型三极管的发射极和自举二极管DBOOT的阳极；NPN型三极管的基极连接齐纳管的阳极并通过第二电阻R2后连接自举二极管DBOOT的阳极，自举二极管D本文档来自技高网...

【技术保护点】
1.适用于GaN高速栅驱动电路的浮动电源轨，其特征在于，包括高压转低压电平位移电路、电压钳位电路、逻辑控制电路、第一浮动电源轨产生电路和第二浮动电源轨产生电路，所述第二浮动电源轨产生电路包括第一二极管(D1)、第二二极管(D2)和自举电容(Cboot)，第一二极管(D1)的阳极连接电源电压(VDD)，其阴极连接第二二极管(D2)的阴极并产生第二浮动电源轨(BSTA)；自举电容(Cboot)的上极板连接第二二极管(D2)的阳极以及所述第一浮动电源轨产生电路的输出端，其下极板连接所述GaN高速栅驱动电路的半桥开关节点(SW)；所述电压钳位电路的两个输入端分别连接所述自举电容(Cboot)的上极板和下极板，用于检测所述自举电容(Cboot)的上下极板电压差并输出第一控制信号(Ctrl1)至所述高压转低压电平位移电路的输入端；所述高压转低压电平位移电路将所述第一控制信号(Ctrl1)转至低压电源轨，输出第一逻辑控制信号(LV1)和第二逻辑控制信号(LV2)并连接所述逻辑控制电路的两个输入端；所述逻辑控制电路根据所述第一逻辑控制信号(LV1)和第二逻辑控制信号(LV2)产生第二控制信号(Ctrl2)并连接所述第一浮动电源轨产生电路的输入端；所述第一浮动电源轨产生电路用于产生第一浮动电源轨(BST)。...

【技术特征摘要】
1.适用于GaN高速栅驱动电路的浮动电源轨，其特征在于，包括高压转低压电平位移电路、电压钳位电路、逻辑控制电路、第一浮动电源轨产生电路和第二浮动电源轨产生电路，所述第二浮动电源轨产生电路包括第一二极管(D1)、第二二极管(D2)和自举电容(Cboot)，第一二极管(D1)的阳极连接电源电压(VDD)，其阴极连接第二二极管(D2)的阴极并产生第二浮动电源轨(BSTA)；自举电容(Cboot)的上极板连接第二二极管(D2)的阳极以及所述第一浮动电源轨产生电路的输出端，其下极板连接所述GaN高速栅驱动电路的半桥开关节点(SW)；所述电压钳位电路的两个输入端分别连接所述自举电容(Cboot)的上极板和下极板，用于检测所述自举电容(Cboot)的上下极板电压差并输出第一控制信号(Ctrl1)至所述高压转低压电平位移电路的输入端；所述高压转低压电平位移电路将所述第一控制信号(Ctrl1)转至低压电源轨，输出第一逻辑控制信号(LV1)和第二逻辑控制信号(LV2)并连接所述逻辑控制电路的两个输入端；所述逻辑控制电路根据所述第一逻辑控制信号(LV1)和第二逻辑控制信号(LV2)产生第二控制信号(Ctrl2)并连接所述第一浮动电源轨产生电路的输入端；所述第一浮动电源轨产生电路用于产生第一浮动电源轨(BST)。2.根据权利要求1所述的适用于GaN高速栅驱动电路的浮动电源轨，其特征在于，所述GaN高速栅驱动电路包括缓冲电路和低压转高压电平位移电路，所述缓冲电路的电源轨为第一浮动电源轨(BST)和半桥开关节点电源轨(SW)，所述低压转高压电平位移电路的电源轨为第二浮动电源轨(BSTA)和半桥开关节点电源轨(SW)。3.根据权利要求1所述的适用于GaN高速栅驱动电路的浮动电源轨，其特征在于，所述第一浮动电源轨产生电路包括低压开关管(PM0)、自举二极管(DBOOT)、第一电阻(R1)、NPN型三极管、齐纳管(Zener)和第二电阻(R2)，低压开关管(PM0)的栅极作为所述第一浮动电源轨产生电路的输入端连接所述第二控制信号(Ctrl2)，其源极连接第一电阻(R1)的一端、NPN型三极管的集电极和齐纳管(Zener)的阴极并连接电源电压(VDD)，其漏极连接第一电阻(R1)的另一端、NPN型三极管的发射极和自举二极管(DBOOT)的阳极；NPN型三极管的基极连接齐纳管的阳极并通过第二电阻(R2)后连接自举二极管(DBOOT)的阳极，自举二极管(DBOOT)的阴极作为所述第一浮动电源轨产生电路的输出端输出第一浮动电源轨(BST)。4.根据权利要求1所述的适用于GaN高速栅驱动电路的浮动电源轨，其特征在于，所述逻辑控制电路包括锁存保护模块、RS锁存模块和缓冲器，所述锁存保护模块包括第一反相器(INV1)、第二反相器(INV2)、第三反相器(INV3)、第四反相器(INV4)、第五反相器(INV5)、第六反相器(INV6)、第一与非门(NAND1)和第二与非门(NAND2)，第一反相器(INV1)的输入端连接第二反相器(INV2)的输入端并连接所述第二逻辑控制信号(LV2)，其输出端连接第一与非门(NAND1)的第一输入端；第三反相器(INV3)的输入端连接第二反相器(INV2)的输出端，其输出端连接第二与非门(NAND2)的第一输入端；第六反相器(INV6)的输入端连接第四反相器(INV4)的输入端并连接所述第一逻辑控制信号(LV1)，其输出端连接第二与非门(NAND2)的第二输入端；第五反相器(INV5)的输入端连接第四反相器(INV4)的输出端，其输出端连接第一与非门(NAND1)的第二输入端；所述RS锁存器包括第三与非门(NAND3)和第四与非门(NAND4)，所述第三与非门(NAND3)的第一输入端连接所述第一与非门(NAND1)的输出端，其第二输出端连接第四与非门(NAND4)的输出端，其输出端连接第四与非门(NAND4)的第一输入端和所述缓冲器的输入端；第四与非门(NAND4)的第二输入端连接所述第二与非门(NAND2)的输出端，缓冲器的输出端作为所述逻辑控制电路的输出端输出第二控制信号(Ctrl2)。5.根据权利要求1所述的适用于GaN高速栅驱动电路的浮动电源轨，其特征在于，所述电压钳位电路包括第七反相器(INV7)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第一三极管(Q1)、第二三极管(Q2)、第一NMOS管(NM1)、第二NMOS管(NM2)、第三NMOS管(NM3)、第四NMOS管(NM4)、第五NMOS管(NM5)、第...

【专利技术属性】
技术研发人员：明鑫，张宣，范子威，秦尧，胡黎，潘溯，张春奇，王卓，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51