The utility model relates to a charge pump circuit, which belongs to the technical field of electronic circuits. It includes a reference power generation unit, a clock generation unit, a level conversion unit and a charge pump unit. The reference power generation unit is used to generate a reference ground and a reference power supply with a high power supply voltage and a low ground voltage. The clock generation unit is used to generate a clock control signal with a reference power supply voltage. The ground voltage of the power supply is low; the level conversion unit is used to generate the first clock signal and the second clock signal with opposite phase, and the control signal is clock control signal. The power supply voltage is high and the ground voltage is reference ground; the power supply voltage of the charge pump unit is high and the ground voltage is low. The output signal of the charge pump circuit is generated by pumping the high level under the control of a clock signal and a second clock signal. The invention has higher charging efficiency and driving efficiency, and improves the reliability of the output voltage of the charge pump.
【技术实现步骤摘要】
一种电荷泵电路
本专利技术属于电子电路
,涉及一种电荷泵电路。
技术介绍
电荷泵是用于产生比电源电压更高的电压值的电路,采用时钟信号使得电容进行充电和放电的切换,从而可以对供电电压进行泵升。由于其电路结构简单且效率较高,因此可以广泛应用到电源供电的集成电路中。然而现有的电荷泵在工作中所产生的输出电压往往偏离所需值,且存在多级电荷泵单元级联带来的效率低的问题,即电压爬坡时间较长或下降速率不可控等问题,而电压爬坡过大会对器件造成损害,且驱动效率低。
技术实现思路
针对现有的电荷泵存在的输出电压过大对器件造成损害和驱动效率低等问题,本专利技术提出一种电荷泵电路,能够解决传统电荷泵的上述缺点,提高了电荷泵的充电效率和驱动效率,且提高了电荷泵输出电压的可靠性。本专利技术的技术方案为:一种电荷泵电路,包括基准参考电源产生单元1、时钟产生单元2、电平转换单元3和电荷泵单元5,所述基准参考电源产生单元1用于产生参考地VSSH和参考电源VDD,其电源电压为高电平VDDH,其地电压为低电平VSS;所述时钟产生单元2用于产生时钟控制信号CLK,其电源电压为所述参考电源VDD,其地电压为低电平VSS;所述电平转换单元3用于产生相位相反的第一时钟信号CLK1和第二时钟信号CLK2,其控制信号为所述时钟控制信号CLK,其电源电压为高电平VDDH,其地电压为所述参考地VSSH;所述电荷泵单元5的电源电压为高电平VDDH,地电压为低电平VSS,在所述第一时钟信号CLK1和第二时钟信号CLK2的控制下将所述高电平VDDH泵升产生所述电荷泵电路的输出信号Vout。具体的,还包括控制单元4, ...
【技术保护点】
1.一种电荷泵电路,其特征在于,包括基准参考电源产生单元(1)、时钟产生单元(2)、电平转换单元(3)和电荷泵单元(5),所述基准参考电源产生单元(1)用于产生参考地(VSSH)和参考电源(VDD),其电源电压为高电平(VDDH),其地电压为低电平(VSS);所述时钟产生单元(2)用于产生时钟控制信号(CLK),其电源电压为所述参考电源(VDD),其地电压为低电平(VSS);所述电平转换单元(3)用于产生相位相反的第一时钟信号(CLK1)和第二时钟信号(CLK2),其控制信号为所述时钟控制信号(CLK),其电源电压为高电平(VDDH),其地电压为所述参考地(VSSH);所述电荷泵单元(5)的电源电压为高电平(VDDH),地电压为低电平(VSS),在所述第一时钟信号(CLK1)和第二时钟信号(CLK2)的控制下将所述高电平(VDDH)泵升产生所述电荷泵电路的输出信号(Vout)。
【技术特征摘要】
1.一种电荷泵电路,其特征在于,包括基准参考电源产生单元(1)、时钟产生单元(2)、电平转换单元(3)和电荷泵单元(5),所述基准参考电源产生单元(1)用于产生参考地(VSSH)和参考电源(VDD),其电源电压为高电平(VDDH),其地电压为低电平(VSS);所述时钟产生单元(2)用于产生时钟控制信号(CLK),其电源电压为所述参考电源(VDD),其地电压为低电平(VSS);所述电平转换单元(3)用于产生相位相反的第一时钟信号(CLK1)和第二时钟信号(CLK2),其控制信号为所述时钟控制信号(CLK),其电源电压为高电平(VDDH),其地电压为所述参考地(VSSH);所述电荷泵单元(5)的电源电压为高电平(VDDH),地电压为低电平(VSS),在所述第一时钟信号(CLK1)和第二时钟信号(CLK2)的控制下将所述高电平(VDDH)泵升产生所述电荷泵电路的输出信号(Vout)。2.根据权利要求1所述的电荷泵电路,其特征在于,还包括控制单元(4),所述控制单元(4)包括迟滞比较器,所述迟滞比较器的正向输入端连接所述输出信号(Vout),其负向输入端连接所述参考地(VSSH),其输出端输出使能信号(EN)控制所述时钟产生单元(2)。3.根据权利要求1所述的电荷泵电路,其特征在于,还包括放电单元(6),所述放电单元包括放电电流源,所述放电电流源的负向端连接所述输出信号(Vout),其正向端连接低电平(VSS)。4.根据权利要求1所述的电荷泵电路,其特征在于,所述基准参考电源产生单元(1)包括第一三极管(Q1)、第二三极管(Q2)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、运算放大器(A1)和第六NMOS管(MN6),第一PMOS管(MP1)的栅极连接第二PMOS管(MP2)的栅极和漏极以及第四PMOS管(MP4)的源极,其源极连接第二PMOS管(MP2)的源极和第六NMOS管(MN6)的漏极并连接高电平(VDDH),其漏极连接第三PMOS管(MP3)的源极;第二三极管(Q2)的基极连接第一三极管(Q1)的基极和运算放大器(A1)的正向输入端并输出所述参考地(VSSH),其集电极连接第三PMOS管(MP3)的栅极以及第四PMOS管(MP4)的栅极和漏极,其发射极通过第一电阻(R1)和第二电阻(R2)的串联结构后连接低电平(VSS);第一三极管(Q1)的发射极连接第一电阻(R1)和第二电阻(R2)的串联点,其集电极连接第三PMOS管(MP3)的漏极;第六NMOS管(MN6)的栅极连接运算放大器(A1)的输出端,其源极输出所述参考电源(VDD)并通过第三电阻(R3)和第四电阻(R4)的串联结构后连接低电平(VSS),第三电阻(R3)和第四电阻(R4)的串联点连接运算放大器(A1)的负向输入端。5.根据权利要求1所述的电荷泵电路,其特征在于,所述电平转换单元(3)包括第一反相器(INV1)...
【专利技术属性】
技术研发人员:李泽宏,张成发,赵念,熊涵风,孙河山,
申请(专利权)人:电子科技大学,
类型:发明
国别省市:四川,51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。