制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法技术

本发明专利技术属于二维半导体晶体管技术领域，具体为一种制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法。本发明专利技术方法包括制备一系列堆叠结构，所述堆叠结构自下向上依次是衬底、二维半导体材料、充当源极和漏极的金属电极材料、旋涂形成的电解质介质薄膜、充当栅极的金属电极材料。所述电解质与传统介质材料相比具有更大的比电容，且所述栅极为顶栅的拓扑结构。因此，本发明专利技术方法可以解决二维半导体场效应晶体管在低工作电压、低功耗、高速电路和柔性电路上的应用问题。

Method of fabricate two dimensional semiconductor transistors with top gate structure and polymer electrolyte dielectric layer

The invention belongs to the technical field of two dimensional semiconductor transistor, in particular, a method for preparing a two-dimensional semiconductor transistor with a top grid structure and a polymer electrolyte medium layer. The method comprises the preparation of a series of stacked structures, which are underlay, two-dimensional semiconductor materials, metal electrode materials acting as source and drain, electrolyte medium film formed by spin coating, and metal electrode material that act as grid. The electrolyte has a larger specific capacitance than the traditional dielectric material, and the gate is a topgrid structure. Therefore, the method of the invention can solve the application problems of the two-dimensional semiconductor field effect transistor in low operating voltage, low power consumption, high-speed circuit and flexible circuit.

【技术实现步骤摘要】
制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法
本专利技术属于二维半导体晶体管
，具体涉及二维半导体晶体管的制备方法。
技术介绍
由于聚合物电解质与电极界面处会形成双层电的结构，所以它们相对于高介电常数材料仍具有很大的比电容（〜10μF·cm-2）。半导体中的感应载流子密度可以连续调节到5×1013cm-2，这样就可以在p型和n型之间调节场效应晶体管（FET）的极性。这不仅为表征半导体，而且为各种器件应用提供了独特的优势。室温下的溶液加工性也使其能够应用于大规模电路。最近，它们被用作基础研究和提高新兴二维层状材料性能指标的强大平台。由于在二维层状材料的基面上缺乏悬空键或官能团，因此在二维层状材料表面上采用原子层沉积的方式形成高介电常数的栅极电介质是十分困难的。薄电解质薄膜可能是解决这个问题的理想方案。此外，薄电解质薄膜的可印刷性和可折叠性也使其成为下一代印刷和柔性电子产品应用的可能选择。然而，传统的半导体工艺中顶栅多采用光刻的方式定义，但光刻的过程却会污染聚合物电解质，并影响其性能，这限制了顶栅的结构在聚合物电解质晶体管上的应用。另外，如果聚合物电解质薄膜与源极漏极电极直接接触，则这样的晶体管会拥有较大的栅极漏电流，增加了额外的功耗。
技术实现思路
二维半导体材料如果使用传统的介电材料作为介质层，那么晶体管通常具有工作电压高、功耗大、介质层非柔性的缺点；若将现有的制备工艺运用在电解质薄膜晶体管上，又存在栅极漏电流过大的问题；电解质薄膜晶体管难以采用光刻的方式定义顶栅；若采用边栅结构的栅控方式，又存在因为电解质中离子有效迁移距离过大，导致晶体管的响应速度过慢的问题。鉴于此种情形，本专利技术目的在于提供一种全新的具有顶栅结构的以聚合物电解质作为介质层的高性能二维半导体晶体管的制备方法，以解决上述问题。本专利技术提供的制备二维半导体场效应晶体管的方法，涉及制备一系列堆叠结构，所述堆叠结构自下向上依次是衬底、二维半导体材料、充当源极和漏极的金属电极材料、旋涂形成的电解质介质层、充当栅极的金属电极材料。其中，充当介质层的材料是聚合物电解质；源极和漏极的金属电极材料与介质层之间有一层氧化铝保护膜；栅电极为顶栅的拓扑结构。制备的具体步骤如下：（1）在衬底上制备二维半导体材料层；（2）在二维半导体材料层上制备金属电极材料，作为源极和漏极；（3）在所述源极和漏极上淀积一层氧化铝，作为保护层，具体方法包括：蒸镀数纳米金属铝，让其自然氧化得到氧化铝层；或直接采用原子层淀积的方式直接淀积氧化铝的形式得到氧化铝层；（4）在经上述步骤处理的结构（包括二维半导体材料层、氧化铝层）上旋涂聚合物电解质，以形成厚度均匀的聚合物电解质介质层（薄膜），具体方法：所述聚合物电解质溶于甲醇中，得到聚合物电解质的甲醇溶液，然后采用旋涂法将溶液旋涂于二维半导体材料层上，蒸发甲醇，得到聚合物电解质介质薄膜层；（5）在所形成的电解质薄膜上，制作晶体管的栅电极，该栅电极为顶栅的拓扑结构。具体方法包括：用高精度硬掩膜版定义顶栅位置，采用蒸镀或者溅射的方式形成顶栅金属电极。本专利技术中，所述衬底可以为本领域常用衬底，如玻璃衬底、蓝宝石衬底、石英衬底、硅衬底等，或者采用柔性衬底，以制成柔性电路。本专利技术中，所述氧化铝保护层的厚度约为几个纳米，如3-8纳米。本专利技术中，所述电解质聚合物，通常由聚合物（例如：聚环氧乙烷（PEO））和溶解在其中的Li盐（例如：高氯酸锂（LiClO4））组成。其质量比为PEO：LiClO4为7:1—10:1，优选质量比为8:1。本专利技术中，采用旋涂法形成的聚合物电解质成膜，速度快，薄膜均匀，厚度可控。聚合物电解质成膜厚度一般为1微米—10微米。由本专利技术方法制备得到了具有顶栅结构的以聚合物电解质作为介质层的高性能二维半导体晶体管。专利技术效果根据本专利技术，提供了一种在二维半导体材料之上快速形成均匀、厚度可控的柔性电解质介质薄膜的方法，解决了二维半导体晶体管工作电压高、功耗大、介质层非柔性的问题；解决了电解质薄膜晶体管的栅极有较大漏电流的问题；采用高精度硬掩膜版的技术实现的顶栅的器件拓扑结构，缩短电解质介质里离子的有效迁移距离，提高了晶体管的开关速度。突破了目前二维半导体晶体管，有望在未来被应用于大规模集成电路的生产中。附图说明图1是被二维半导体材料覆盖的衬底示意图。图2是源极漏极金属电极和漏电防护层示意图。图3是形成的均匀电解质薄膜示意图。图4是采用高精度硬掩膜版定义顶栅的示意图。图中标号：1001为衬底，1002为二维半导体材料，2001为源漏电极，2002为氧化铝防护层，3001为电解质薄膜，4001为高精度硬掩膜版。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的材料或具有相同或类似功能的方法。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。为了简化本专利技术的公开，下文中对特定例子的材料和方法进行描述。当然，它们仅仅为示例，并且目的不在于限制本专利技术。此外，本专利技术提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。以下，根据所附附图针对本专利技术所涉及的过渡族金属化合物薄膜的制备方式的一例进行说明。根据本专利技术的一个实施例，提供了一个制备具有顶栅结构的以电解质薄膜为介电层的二维半导体晶体管的方法。在图1中示出了被二维半导体材料1002覆盖的衬底1001。衬底1001可以为本领域常用衬底，如玻璃衬底、蓝宝石衬底、石英衬底、硅衬底等，或者采用柔性衬底以制成柔性电路。二维半导体材料1002可以采用机械剥离、化学气相淀积等方式形成。作为具体的一例，本实施例中选用了氧化硅作为衬底1001，并用机械剥离的方式制备了二硫化钼薄膜1002。图2示出了源漏电极2001和防漏电的氧化铝防护层2002。源漏电极2001可以为Au、Ag、Ti、Pt等各种常用导电金属。其形成过程包括用光刻定义区域，再溅射或者蒸镀靶材金属材料以形成电极薄膜。作为具体的一例，本实施例中选用了Ti/Au(5nm/30nm)作为源极漏极金属2001，选用电子束蒸镀3nm金属铝并让其自然氧化的方式形成漏电防护层2002。图3示出了形成的电解质薄膜3001。电解质薄膜3001可以采用旋涂的方式制备厚度可控的均匀电解质薄膜。作为具体的一例，本实施例中选用了PEO/LiClO4作为电解质。制备过程包括选用一定比例的PEO/LiClO4溶于甲醇，并放于磁力搅拌器上让其充分溶解。电解质薄膜3001淀积过程包括将一定溶于甲醇的所述电解质溶液滴在被二硫化钼1002覆盖的氧化硅衬底1001上，再采用涂胶机旋涂并于70℃下烘焙5分钟以形成电解质薄膜3001。图4示出了顶栅金属的制备过程。可以采用高精度硬掩膜版定义顶栅位置，采用蒸镀或者溅射的方式形成顶栅金属电极。作为具体的一例，本实施例中先用了高精度硬掩膜版4001定义出了顶栅区域，再采用了磁控溅射的方式淀积了40nm的金电极作为顶栅。以上，针对本专利技术，一种具有顶栅结构的以聚合物电解质作为介质层的高性能二维半导体晶体管的工艺方法进行了详细地说明，但本专利技术不限于以上的例子，在不脱离本专利技术的要旨的范围中本文档来自技高网...

【技术保护点】
1.一种制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法，涉及制备一系列堆叠结构，所述堆叠结构自下向上依次是衬底、二维半导体材料、充当源极和漏极的金属电极材料、旋涂形成的聚合物电解质介质层、充当栅极的金属电极材料；其中，源极和漏极的金属电极材料与介质层之间有一层氧化铝保护膜；具体步骤如下：（1）在衬底上制备二维半导体材料层；（2）在二维半导体材料层上制备金属电极材料，作为源极和漏极；（3）在所述源极和漏极上制备一层氧化铝，作为保护层；（4）在经上述步骤处理的结构上旋涂聚合物电解质，以形成厚度均匀的聚合物电解质介质层薄膜；（5）在所形成的电解质薄膜上，制作晶体管的栅电极，该栅电极为顶栅的拓扑结构。

【技术特征摘要】
1.一种制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法，涉及制备一系列堆叠结构，所述堆叠结构自下向上依次是衬底、二维半导体材料、充当源极和漏极的金属电极材料、旋涂形成的聚合物电解质介质层、充当栅极的金属电极材料；其中，源极和漏极的金属电极材料与介质层之间有一层氧化铝保护膜；具体步骤如下：（1）在衬底上制备二维半导体材料层；（2）在二维半导体材料层上制备金属电极材料，作为源极和漏极；（3）在所述源极和漏极上制备一层氧化铝，作为保护层；（4）在经上述步骤处理的结构上旋涂聚合物电解质，以形成厚度均匀的聚合物电解质介质层薄膜；（5）在所形成的电解质薄膜上，制作晶体管的栅电极，该栅电极为顶栅的拓扑结构。2.根据权利要求1所述的方法，其特征在于，所述衬底为玻璃衬底、蓝宝石衬底、石英衬底、硅衬底，或者柔性衬底，以便制成柔性电路。3.根据权利要求1所述的方法，其特征在于，步骤（3）中制备氧化铝的具体方法为：蒸镀金属铝，让其自然氧化得到氧化铝层；或直接采用原子层淀积的方式直接淀积氧化铝的形式得到氧化铝...

【专利技术属性】
技术研发人员：包文中，昝武，许浒，张卫，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海,31