半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底上具有器件结构，所述器件结构的顶部表面具有掩膜结构，所述基底、器件结构和掩膜结构上具有初始第一介质层；去除部分初始第一介质层形成第一介质层，所述第一介质层的顶部表面低于所述器件结构的顶部表面；在形成第一介质层之后，去除所述掩膜结构；在去除所述掩膜结构之后，在所述第一介质层表面和器件结构的顶部表面形成初始第二介质层，所述初始第二介质层的密度大于初始第一介质层的密度；平坦化所述初始第二介质层直至暴露出器件结构顶部表面，形成第二介质层。所述第二介质层的隔离性能较好，所述半导体结构性能较好。

Semiconductor structure and its formation method

A semiconductor structure and a forming method include providing a substrate with a device structure on the substrate, the top surface of the device structure having a mask structure, the base, the device structure, and the mask structure having an initial first medium layer, and removing a part of the initial medium layer to form a first medium layer. The top surface of the first medium layer is lower than the top surface of the device structure; after forming the first medium layer, the mask structure is removed; after removing the mask structure, an initial second medium layer is formed on the top surface of the first medium layer and the top surface of the device structure, and the initial second medium layer is formed. The density is greater than the density of the first first dielectric layer, and the initial second dielectric layer is planed to expose the top surface of the device structure to form a second dielectric layer. The second dielectric layer has better isolation performance, and the semiconductor structure has better performance.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
，尤其涉及一种半导体结构及其形成方法。
技术介绍
随着技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，后栅极(gatelast)工艺为形成金属栅极的一个主要工艺。然而，在后栅工艺的过程中，金属栅极的金属材料使得半导体结构中的介质层的隔离性能变差，从而影响半导体结构的性能。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。为解决上述技术问题，本专利技术实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有器件结构，所述器件结构的顶部表面具有掩膜结构，所述基底、器件结构和掩膜结构上具有初始第一介质层；去除部分初始第一介质层形成第一介质层，所述第一介质层的顶部表面低于所述器件结构的顶部表面；在形成第一介质层之后，去除所述掩膜结构；在去除所述掩膜结构之后，在所述第一介质层表面和器件结构的顶部表面形成初始第二介质层，所述初始第二介质层的密度大于初始第一介质层的密度；平坦化所述初始第二介质层直至暴露出器件结构顶部表面，形成第二介质层。可选的，所述基底包括：第一区和第二区。可选的，所述器件结构包括第一伪栅极结构和第二伪栅极结构，所述第一伪栅极结构位于所述第一区内，所述第二伪栅极结构位于所述第二区内；所述掩膜结构包括第一掩膜层和第二掩膜层，所述第一掩膜层位于所述第一伪栅极结构的顶部表面，所述第二掩膜层位于所述第二伪栅极结构的顶部表面，且所述第一掩膜层厚度较第二掩膜层厚度薄。可选的，在去除部分初始第一介质层形成第一介质层之前，还包括：对所述初始第一层间介质层进行平坦化直至暴露出第二伪栅极结构的顶部表面。可选的，所述第一伪栅极结构沿沟道长度方向的尺寸小于第二伪栅极结构沿沟道长度方向的尺寸。可选的，所述初始第一介质层的材料包括：氧化硅。可选的，所述初始第一介质层的形成工艺包括：流体化学气相沉积工艺。可选的，去除部分初始第一介质层形成第一介质层的工艺包括：SiCoNi工艺，所述SiCoNi工艺的参数包括：刻蚀气体包括：NH3，NF3和He，其中，NH3的流量为：300标准毫升/分钟～500标准毫升/分钟，NF3的流量为：10标准毫升/分钟～60标准毫升/分钟，He的流量为：200标准毫升/分钟～600标准毫升/分钟，压力为：2毫托～5毫托，功率为：5瓦～30瓦。可选的，所述第一介质层顶部表面到所述器件结构顶部表面的距离为：100埃～200埃。可选的，去除部分初始第一介质层形成第一介质层的过程中，所述初始第一介质层的去除量为：5纳米～30纳米。可选的，所述第一掩膜层和第二掩膜层的材料为：氮化硅。可选的，去除所述掩膜结构的工艺包括：干法刻蚀工艺；所述干法刻蚀工艺的工艺参数包括：刻蚀气体为：CH2F2、CH3F、O2，CH2F2的流量为：10标准毫升/分钟～100标准毫升/分钟，CH3F的流量为：30标准毫升/分钟～200标准毫升/分钟，O2的流量为：20标准毫升/分钟～300标准毫升/分钟，压力：2毫托～100毫托，功率：100瓦～1000瓦。可选的，所述初始第二介质层的材料包括：氧化硅。可选的，所述初始第二介质层的形成工艺包括：高密度等离子体化学气相沉积工艺；所述高密度等离子体化学气相沉积工艺的参数包括：顶部射频功率为：5000瓦～10000瓦，侧边射频功率为：5000瓦～10000瓦，偏置射频功率为：2000瓦～4000瓦，氧气的流量为：10标准毫升/分～30标准毫升/分，氢气的流量为：100标准毫升/分～300标准毫升/分，甲硅烷的流量为：4标准毫升/分～20标准毫升/分，工艺时间为：50秒～500秒。可选的，所述初始第二介质层的厚度为：5纳米～30纳米。可选的，形成所述第二介质层之后，还包括：去除第一伪栅极结构形成第一开口，在所述第一开口内分别形成第一金属栅极；去除第二伪栅极结构形成第二开口，在所述第二开口内形成第二金属栅极。可选的，所述基底包括：衬底以及位于衬底上的鳍部。可选的，形成横跨所述鳍部的第一伪栅极结构和第二伪栅极结构，所述第一伪栅极结构和第二伪栅极结构覆盖部分所述鳍部的侧壁和顶部表面。可选的，平坦化所述第一介质层以及平坦化所述初始第二介质层采用的工艺均为：化学机械研磨工艺。相应的，本专利技术还提供一种采用上述方法形成的一种半导体结构，包括：基底，所述基底上具有器件结构；所述基底上具有第一介质层，所述第一介质层的顶部表面低于所述器件结构的顶部表面，所述第一介质层上具有第二介质层，所述第二介质层的顶部表面与所述器件结构的顶部表面齐平。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体结构的形成方法中，去除部分初始第一介质层形成第一介质层，所述第一介质层的表面低于所述器件结构的顶部表面。后续在所述第一介质层表面和器件结构的顶部表面形成初始第二介质层，所述初始第二介质层的密度大于初始第一介质层的密度。因此，平坦化所述初始第二介质层形成的第二介质层的顶部表面平整。所述第二介质层隔离半导体不同器件的性能较好，从而提高半导体结构的性能。进一步，所述初始第二介质层的材料为氧化硅，所述初始第二介质层通过高密度等离子体化学气相沉积工艺形成。通过高密度等离子体化学气相沉积工艺形成的所述初始第二介质层密度较大，因此后续对所述初始第二介质层进行平坦化形成第二介质层时，所述第二介质层的顶部表面平整。所述第二介质层隔离半导体不同器件的性能较好，从而提高半导体结构的性能。本专利技术技术方案提供的半导体结构中，位于所述第一介质层上的第二介质层的密度较所述第一介质层的密度大，所述第二介质层的顶部表面平整，所述第二介质层隔离半导体不同器件之间的性能较好，从而提高半导体结构的性能。附图说明图1至图2是一种半导体结构的形成方法各步骤的结构示意图；图3至图9是本专利技术一实施例的半导体结构的形成方法的各步骤的结构示意图。具体实施方式如
技术介绍
所述，所述半导体结构中的介质层的隔离性能不好。图1至图2是一种半导体结构的形成方法各步骤的结构示意图。请参考图1，提供基底，所述基底包括第一区A和第二区B，所述第一区A基底上具有第一伪栅极结构101，所述第一伪栅极结构101包括第一伪栅极层(图中未标出)，所述第一伪栅极层顶部表面具有第一掩膜层102，所述第二区B基底上具有第二伪栅极结构103，所述第二伪栅极结构103包括第二伪栅极层，所述第二伪栅极层顶部表面具有第二掩膜层104，所述基底以及第一掩膜层102上具有初始第一介质层105。请参考图2，平坦化所述初始第一介质层105、第一掩膜层102以及第二掩膜层104直至暴露所述第一伪栅极层和第二伪栅极层的顶部表面，形成第一介质层106。形成所述第一介质层106之后，还包括：去除第一伪栅极结构101形成第一伪栅开口，在所述第一伪栅开口内形成第一金属栅极结构；去除第二伪栅极结构103形成第二伪栅开口，在所述第二伪栅开口内形成第二金属栅极结构。然而，采用上述方法制备的半导体结构性能较差，原因在于：上述方法中，所述第一区A用于形成短沟道区，所述第二区B用于形成长沟道区，所述短沟本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有器件结构，所述器件结构的顶部表面具有掩膜结构，所述基底、器件结构和掩膜结构上具有初始第一介质层；去除部分初始第一介质层形成第一介质层，所述第一介质层的顶部表面低于所述器件结构的顶部表面；在形成第一介质层之后，去除所述掩膜结构；在去除所述掩膜结构之后，在所述第一介质层表面和器件结构的顶部表面形成初始第二介质层，所述初始第二介质层的密度大于初始第一介质层的密度；平坦化所述初始第二介质层直至暴露出器件结构顶部表面，形成第二介质层。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有器件结构，所述器件结构的顶部表面具有掩膜结构，所述基底、器件结构和掩膜结构上具有初始第一介质层；去除部分初始第一介质层形成第一介质层，所述第一介质层的顶部表面低于所述器件结构的顶部表面；在形成第一介质层之后，去除所述掩膜结构；在去除所述掩膜结构之后，在所述第一介质层表面和器件结构的顶部表面形成初始第二介质层，所述初始第二介质层的密度大于初始第一介质层的密度；平坦化所述初始第二介质层直至暴露出器件结构顶部表面，形成第二介质层。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括：第一区和第二区。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述器件结构包括第一伪栅极结构和第二伪栅极结构，所述第一伪栅极结构位于所述第一区内，所述第二伪栅极结构位于所述第二区内；所述掩膜结构包括第一掩膜层和第二掩膜层，所述第一掩膜层位于所述第一伪栅极结构的顶部表面，所述第二掩膜层位于所述第二伪栅极结构的顶部表面，且所述第一掩膜层厚度较第二掩膜层厚度薄。4.如权利要求3所述的半导体结构的形成方法，其特征在于，在去除部分初始第一介质层形成第一介质层之前，还包括：对所述初始第一介质层进行平坦化直至暴露出第二伪栅极结构的顶部表面。5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一伪栅极结构沿沟道长度方向的尺寸小于第二伪栅极结构沿沟道长度方向的尺寸。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始第一介质层的材料包括：氧化硅。7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始第一介质层的形成工艺包括：流体化学气相沉积工艺。8.如权利要求1所述的半导体结构的形成方法，其特征在于，去除部分初始第一介质层形成第一介质层的工艺包括：SiCoNi工艺；所述SiCoNi工艺的参数包括：刻蚀气体包括：NH3，NF3和He，其中，NH3的流量为：300标准毫升/分钟～500标准毫升/分钟，NF3的流量为：10标准毫升/分钟～60标准毫升/分钟，He的流量为：200标准毫升/分钟～600标准毫升/分钟，压力为：2毫托～5毫托，功率为：5瓦～30瓦。9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质层顶部表面到所述器件结构顶部表面的距离为：100埃～200埃。10.如权利要求1所述的半导体结构的形成方法，其特征在于，去除部分初始第一介质层形成第一介质层的过程中，所述初始第一介质层的去除...

【专利技术属性】
技术研发人员：韩秋华，潘亚武，吴端毅，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31