高压超结结构的制备方法技术

本发明专利技术涉及一种高压超结结构的制备方法，其包括如下步骤：步骤1、对半导体衬底进行沟槽刻蚀，以得到宽槽；步骤2、在上述宽槽的上方进行第二导电类型外延层的淀积，以得到第二导电类型外延层；步骤3、在上述宽槽上方进行第一导电类型外延层的淀积，以得到第一导电类型外延层；步骤4、重复上述第二导电类型外延层与第一导电类型外延层的淀积工艺步骤，直至将宽槽填满；步骤5、对上述半导体衬底的正面、背面进行减薄，以得到第二导电类型柱与第一导电类型柱交替排列的超结结构。本发明专利技术工艺步骤简单，与现有工艺兼容，采用具有较小深宽比的常规刻蚀工艺，形成长宽比更大的硅柱，不需要增加额外的光刻和注入，从而降低了成本。

Preparation method of high pressure superjunction structure

The present invention relates to a preparation method of a high voltage superjunction structure, which includes steps: Step 1, etching a groove on a semiconductor substrate to obtain a wide slot; step 2, the deposition of a second conductive type epitaxial layer above the above wide slot to obtain a second conductive type epitaxial layer; step 3, above the above wide slot. The first conductive type epitaxial layer is deposited to obtain the first conductive type epitaxial layer; step 4, repeat the deposition process steps of the above second conductive type epitaxial layer and the first conductive type epitaxial layer until the wide slot is filled; step 5, the front and back of the semiconductor substrate are thinned to obtain second electrical conduction. A super junction structure arranged alternately between the type column and the first conductive type column. The process is simple and compatible with the existing process. A conventional etching process with a smaller depth width ratio is adopted to form a larger silicon column with a larger ratio of length to width, and no additional photolithography and injection is needed, thus reducing the cost.

【技术实现步骤摘要】
高压超结结构的制备方法
本专利技术涉及一种制备方法，尤其是一种高压超结结构的制备方法，属于半导体超结制备的

技术介绍
传统功率MOSFET器件的导通电阻主要由漂移区的长度和掺杂浓度决定，漂移区的长度越小，导通电阻越小，漂移区的掺杂浓度越高，导通电阻越小。然而这两方面的改变会导致器件的击穿电压降低，因此导通电阻和击穿电压是矛盾关系或者折中关系，即导通电阻的降低受击穿电压的限制。超结结构的出现打破了这种限制。超结结构是由交替排列的P型硅柱和N型硅柱代替N型漂移区，器件的耐压主要由硅柱的长度决定，硅柱的长度越大，击穿电压越高。在保证P型硅柱和N型硅的电荷总量相等的前提下，通过减小硅柱的宽度，同时增加硅柱的掺杂浓度，可以减小器件的导通电阻而不会影响器件的击穿电压。因此硅柱的长度和宽度之比越大，器件的性能越好。目前，最常见的制备超结结构的方法之一是在N型衬底上刻蚀深槽，然后再进行P型硅的回填，从而形成交替排列的P型硅柱和N型硅柱。硅柱的宽度一般要保持在几个μm，才能使器件导通电阻在合理的水平；另一方面，必须保证超结结构具有一定的长度才能满足击穿电压的要求。例如，6500V的高压器件，硅柱的长度一般要在450μm以上，如果硅柱的宽度为4μm，那么深槽刻蚀的深宽比将达到100:1以上，刻蚀如此大的深宽比的沟槽比是较难实现的。因此这限制了该制备方法在高压超结器件中的应用。目前，另一种常见的制备超结结构的方法是多次外延加光刻加注入技术，即先在N+型衬底材料上做一次N型外延，然后光刻P型硅柱区域并进行P型离子注入，接下来进行第二次N型外延，再次光刻P型硅柱区域并进行P型离子注入，根据器件击穿电压需求重复以上工序第三次、第四次甚至更多。对于高压器件，上述外延加光刻加注入工序将会重十几次甚至数十次，这将极大地增加成本。
技术实现思路
本专利技术的目的是克服现有技术中存在的不足，提供一种高压超结结构的制备方法，其工艺步骤简单，与现有工艺兼容，采用具有较小深宽比的常规刻蚀工艺，形成长宽比更大的硅柱，不需要增加额外的光刻和注入，从而降低了成本。按照本专利技术提供的技术方案，一种高压超结结构的制备方法，所述制备方法包括如下步骤：步骤1、提供第一导电类型的半导体衬底，并对所述半导体衬底进行沟槽刻蚀，以得到凹设于半导体衬底的宽槽；步骤2、在上述宽槽的上方进行第二导电类型外延层的淀积，以得到覆盖宽槽侧壁、底壁上的第二导电类型外延层；步骤3、在上述宽槽上方进行第一导电类型外延层的淀积，以得到覆盖上述第二导电类型外延层上的第一导电类型外延层；步骤4、重复上述第二导电类型外延层与第一导电类型外延层的淀积工艺步骤，直至将宽槽填满；步骤5、对上述半导体衬底的正面、背面进行减薄，以得到第二导电类型柱与第一导电类型柱交替排列的超结结构。所述半导体衬底的材料包括硅，对半导体衬底进行沟槽刻蚀时，刻蚀的深宽比为10：1～20：1；宽槽的深度为10μm～50μm，宽槽的深度为100μm～500μm。所述步骤2中，第二导电类型外延层的掺杂浓度为1e14cm-3～1e17cm-3,第二导电类型外延层的厚度为1μm～10μm。所述步骤3中，第一导电类型外延层的掺杂浓度为1e14cm-3～1e17cm-3,第一导电类型外延层的厚度为1μm～10μm。本专利技术的优点：采用常规刻蚀工艺，可形成长宽比大的硅柱，与深槽刻蚀工艺相比，降低了工艺难度；与目前常见的多次外延加光刻加注入工艺相比，不需要光刻和注入工艺，降低了成本。附图说明图1～图5为本专利技术具体实施工艺步骤剖视图，其中图1为本专利技术在半导体衬底内得到宽槽后的剖视图。图2为本专利技术得到P型第一外延层后的剖视图。图3为本专利技术得到N型第一外延层后的剖视图。图4为本专利技术多次外延将宽槽填满后的剖视图。图5为本专利技术得到N柱与P柱交替分布的超结结构。附图标记说明：1-半导体衬底、2-宽槽、3-P型第一外延层、4-N型第一外延层、5-P型第二外延层、6-N型第二外延层以及7-P型第三外延层。具体实施方式下面结合具体附图和实施例对本专利技术作进一步说明。如图1～图5所示：为了与现有工艺兼容，采用具有较小深宽比的常规刻蚀工艺，形成长宽比更大的硅柱，不需要增加额外的光刻和注入，从而降低了成本，本专利技术的高压超结结构的制备方法包括如下步骤：步骤1、提供N导电类型的半导体衬底1，并对所述半导体衬底1进行沟槽刻蚀，以得到凹设于半导体衬底1的宽槽2；具体地，半导体衬底1的导电类型可以根据需要进行选定，以下以N型半导体衬底1为例进行说明。所述半导体衬底1的材料包括硅，对半导体衬底1进行沟槽刻蚀时，刻蚀的深宽比为10：1～20：1；宽槽2的深度为10μm～50μm，宽槽2的深度为100μm～500μm。本专利技术实施例中，宽槽2从半导体衬底1的正面垂直向下延伸，在半导体衬底1的正面进行刻蚀时，采用具有常规深宽比的沟槽刻蚀工艺，宽槽2的宽度较大，因此，宽槽2的深度可以较深，宽槽2的宽度和深度由沟槽刻蚀工艺能力和所需超结结构的电压等级决定，具体为本
人员所熟知，此处不再赘述，如图1所示。步骤2、在上述宽槽2的上方进行P型外延层的淀积，以得到覆盖宽槽2侧壁、底壁上的P型第一外延层3；具体地，采用本
常用的技术手段进行P型外延层的淀积，P型第一外延层3覆盖宽槽2的侧壁以及底壁，如图2所示。P型第一外延层3的掺杂浓度为1e14cm-3～1e17cm-3,P型第一外延层3的厚度为1μm～10μm。具体实施时，P型外延层的掺杂浓度和厚度由所需超结结构的导通电阻和击穿电压决定。步骤3、在上述宽槽2上方进行N型外延层的淀积，以得到覆盖上述P型第一外延层3上的N型第一外延层4；具体地，在得到P型第一外延层3后，需要进行N型外延层淀积，以得到N型第一外延层4，N型第一外延层4覆盖在P型第一外延层3上，如图3所示。第一导电类型外延层的掺杂浓度为1e14cm-3～1e17cm-3,N型第一外延层4的厚度为1μm～10μm。N型第一外延层4的掺杂浓度、厚度由所需超结结构的导通电阻和击穿电压决定。步骤4、重复上述P型外延层与N型外延层的淀积工艺步骤，直至将宽槽2填满；具体地，重复上述工艺步骤，即重复先进行P型外延层淀积，再进行N型外延层淀积的工艺，直至将宽槽2填满，图4中，在N型第一外延层4上覆盖P型第二外延层5，在P型第二外延层5上覆盖N型第二外延层6，在N型第二外延层6上得到P型第三外延层7。通过重复工艺后，能在宽槽2内得到N型外延层与P型外延层交替的结构形式，具体进行P型外延层、N型外延层的工艺过程以及工艺条件，均可以参考上述说明。步骤5、对上述半导体衬底1的正面、背面进行减薄，以得到P柱与N柱交替排列的超结结构。具体地，采用本
常用的技术手段对半导体衬底1的正面、背面进行减薄，如采用CMP等工艺，在减薄后，得到P柱、N柱交替分布的交替结构，其中，P柱由上述的P型外延层形成，N柱由上述的N型外延层以及N型半导体衬底1形成，在得到的超级结构中，P柱、N柱的厚度相一致，且与超结结构的厚度相一致，如图5所示。具体实施时，在得到超结结构后，可以在超结结构上制备所需的超结器件，如超结MOSFET等半导体器件等，具体可以根据需要进行选择，此处不再赘述。本文档来自技高网...

【技术保护点】
1.一种高压超结结构的制备方法，其特征是，所述制备方法包括如下步骤：步骤1、提供第一导电类型的半导体衬底，并对所述半导体衬底进行沟槽刻蚀，以得到凹设于半导体衬底的宽槽；步骤2、在上述宽槽的上方进行第二导电类型外延层的淀积，以得到覆盖宽槽侧壁、底壁上的第二导电类型外延层；步骤3、在上述宽槽上方进行第一导电类型外延层的淀积，以得到覆盖上述第二导电类型外延层上的第一导电类型外延层；步骤4、重复上述第二导电类型外延层与第一导电类型外延层的淀积工艺步骤，直至将宽槽填满；步骤5、对上述半导体衬底的正面、背面进行减薄，以得到第二导电类型柱与第一导电类型柱交替排列的超结结构。

【技术特征摘要】
1.一种高压超结结构的制备方法，其特征是，所述制备方法包括如下步骤：步骤1、提供第一导电类型的半导体衬底，并对所述半导体衬底进行沟槽刻蚀，以得到凹设于半导体衬底的宽槽；步骤2、在上述宽槽的上方进行第二导电类型外延层的淀积，以得到覆盖宽槽侧壁、底壁上的第二导电类型外延层；步骤3、在上述宽槽上方进行第一导电类型外延层的淀积，以得到覆盖上述第二导电类型外延层上的第一导电类型外延层；步骤4、重复上述第二导电类型外延层与第一导电类型外延层的淀积工艺步骤，直至将宽槽填满；步骤5、对上述半导体衬底的正面、背面进行减薄，以得到第二导电类型柱与第一导电类型柱交替排列的超结结构。2.根...

【专利技术属性】
技术研发人员：吴凯，朱阳军，胡少伟，
申请(专利权)人：贵州芯长征科技有限公司，
类型：发明
国别省市：贵州,52