开关元件的制造方法技术

本发明专利技术提供一种开关元件的制造方法，包括如下工序：在第一n型半导体层向表面露出的GaN半导体基板的所述表面形成凹部；使p型的体层在所述凹部内和所述GaN半导体基板的所述表面生长；将所述体层的表层部除去，使所述第一n型半导体层向所述GaN半导体基板的所述表面露出并且使所述体层残留在所述凹部内；形成通过所述体层而从所述第一n型半导体层分离并且向所述GaN半导体基板的所述表面露出的第二n型半导体层；及形成隔着绝缘膜与所述体层对向的栅电极。

Manufacturing method of switch elements

The invention provides a method for making a switch element, including the following process: forming a concave part on the surface of the GaN semiconductor substrate exposed to the first n semiconductor layer; growing the P type body layer in the concave part and the surface of the GaN semiconductor substrate; removing the surface layer of the body layer so as to make the first one. The N type semiconductor layer is exposed to the surface of the GaN semiconductor substrate and causes the body layer to remain in the concave part, forming a second n semiconductor layer that is separated from the first n type semiconductor layer and exposed to the surface of the GaN semiconductor substrate through the body layer, and forms an insulating film and the body layer. The opposite gate electrode.

【技术实现步骤摘要】
开关元件的制造方法
本公开涉及开关元件的制造方法。
技术介绍
日本特开2009-147381公开了通过向SiC半导体基板注入p型杂质离子和n型杂质离子来形成开关元件的技术。当向SiC半导体基板注入杂质离子时，会在SiC半导体基板的内部形成晶体缺陷。然而，之后通过对SiC半导体基板进行退火，能够使在SiC半导体基板的内部形成的晶体缺陷消失而使SiC半导体基板的晶体性恢复。
技术实现思路
开发出了使用GaN半导体基板来制造开关元件的技术。在GaN半导体基板中，难以通过退火使存在于p型半导体层的内部的晶体缺陷消失，难以使所述GaN半导体基板的晶体性恢复。因此，当如日本特开2009-147381那样通过离子注入来形成p型半导体层时，难以使通过离子注入而形成于p型半导体层的晶体缺陷恢复。具有p型的体层(形成沟道的半导体层)的开关元件的接通电阻根据体层的晶体缺陷密度而大幅变化。当体层的晶体缺陷密度高时，开关元件的接通电阻升高，在开关元件中容易产生损失。当通过离子注入在GaN半导体基板形成体层时，体层的晶体缺陷密度会进一步升高。而且，这种情况下，难以使体层的晶体性恢复。因此，当通过离子注入在GaN半导体基板形成体层时，开关元件的接通电阻有可能进一步升高。本公开的方案的开关元件的制造方法包括如下步骤：在第一n型半导体层向表面露出的GaN半导体基板的所述表面形成凹部；使作为p型的GaN半导体层的体层在所述凹部内和所述GaN半导体基板的所述表面生长；将所述体层的表层部除去，使所述第一n型半导体层向所述GaN半导体基板的所述表面露出并且使所述体层残留在所述凹部内的步骤；在除去所述体层的所述表层部之后，在所述体层的分布区域内的一部分形成第二n型半导体层，该第二n型半导体层通过所述体层而从所述第一n型半导体层分离，并且向所述GaN半导体基板的所述表面露出；及在除去所述体层的所述表层部之后，在所述GaN半导体基板的所述表面的在所述第一n型半导体层与所述第二n型半导体层之间所述体层露出的范围内形成栅电极，该栅电极隔着绝缘膜与所述体层对向。根据本公开的方案，对于第二n型半导体层的形成和栅电极的形成，可以先实施任何一个。需要说明的是，在先进行栅电极的形成的情况下，在GaN半导体基板的表面的在第一n型半导体层与第二n型半导体层之间体层露出的范围内设置有栅电极的构造只要在栅电极的形成和第二n型半导体层的形成的双方完成后的阶段得到即可。根据本公开的方案，由在凹部内生长的p型半导体层构成体层。能够以不使用离子注入的方式形成体层。因此，根据所述制造方法，能够制造出接通电阻更低的开关元件。附图说明以下，参照附图对本专利技术的典型实施例的特征、优点及技术上和工业上的重要性进行说明。在这些附图中，相同的标号表示相同的要素。图1是实施例1的MOSFET的剖视图。图2是实施例1的MOSFET的制造方法的说明图。图3是实施例1的MOSFET的制造方法的说明图。图4是实施例1的MOSFET的制造方法的说明图。图5是实施例1的MOSFET的制造方法的说明图。图6是实施例1的MOSFET的制造方法的说明图。图7是实施例1的MOSFET的制造方法的说明图。图8是实施例1的MOSFET的制造方法的说明图。图9是实施例1的MOSFET的制造方法的说明图。图10是实施例1的MOSFET的制造方法的说明图。图11是实施例2的MOSFET的剖视图。图12是实施例2的MOSFET的制造方法的说明图。图13是实施例3的MOSFET的剖视图。图14是实施例3的MOSFET的制造方法的说明图。具体实施方式图1所示的MOSFET10具有GaN半导体基板12。GaN半导体基板12是以GaN(氮化镓)为主成分的半导体基板。GaN半导体基板12具有多个源层40、多个体层42及漂移层44。各源层40是n型区域，向GaN半导体基板12的上表面12a露出。各体层42是p型区域，配置在对应的源层40的周围。各体层42将对应的源层40的侧面和下表面覆盖。各体层42在与源层40相邻的范围内向GaN半导体基板12的上表面12a露出。漂移层44是n型区域，配置在各体层42的下侧。而且，在一对体层42之间也配置有漂移层44。以下，将漂移层44中的位于一对体层42之间的部分称为间隔部44a。间隔部44a有时被称为JFET区域。间隔部44a在由一对体层42夹持的范围内向GaN半导体基板12的上表面12a露出。而且，漂移层44向GaN半导体基板12的下表面12b的大致整个区域露出。漂移层44通过各体层42而从各源层40分离。在GaN半导体基板12的上表面12a配置有栅极绝缘膜28、栅电极26、层间绝缘膜24、接触插塞22及上部电极20。栅极绝缘膜28覆盖GaN半导体基板12的上表面12a的一部分。栅极绝缘膜28覆盖一对源层40之间的GaN半导体基板12的上表面12a。即，栅极绝缘膜28覆盖漂移层44的间隔部44a表面和各体层42的位于源层40与间隔部44a之间的部分42a的表面。而且，栅极绝缘膜28也覆盖体层42附近的源层40的表面。各体层42中的与栅极绝缘膜28相接的部分(即，部分42a的表层部)是形成沟道的沟道区域42b。栅极绝缘膜28例如由氧化硅等绝缘体构成。栅电极26配置在栅极绝缘膜28上。栅电极26隔着栅极绝缘膜28与体层42(即，部分42a)及漂移层44(即，间隔部44a)对向。栅电极26通过栅极绝缘膜28而从GaN半导体基板12绝缘。层间绝缘膜24覆盖未由栅极绝缘膜28覆盖的范围的上表面12a。而且，层间绝缘膜24覆盖栅电极26的表面。层间绝缘膜24例如由氧化硅等绝缘体构成。在层间绝缘膜24设有多个接触孔，在所述接触孔内设有接触插塞22。一部分接触插塞22的下端与源层40连接，其他接触插塞22的下端与体层42连接。上部电极20配置在层间绝缘膜24上。上部电极20与各接触插塞22的上表面相接。上部电极20经由接触插塞22与源层40及体层42连接。在GaN半导体基板12的下表面12b配置有下部电极30。下部电极30与漂移层44连接。当使栅电极26的电位高于栅极阈值(使MOSFET10接通所需的最小的栅极电位)时，电子被向体层42的沟道区域42b拉近，由此在沟道区域42b形成沟道。通过由沟道将源层40与漂移层44连接，MOSFET10接通，电流能够从漂移层44向源层40流动。由于电流集中于沟道区域42b，因此如果在沟道区域42b高密度地存在晶体缺陷，则MOSFET10的接通电阻进一步升高。而且，如果无法准确地控制沟道区域42b的晶体缺陷密度，则MOSFET10的接通电阻和栅极阈值的不均变大。以下，说明能够抑制沟道区域42b的晶体缺陷密度并且准确地控制所述晶体缺陷密度的MOSFET10的制造方法。首先，准备加工前的GaN半导体基板12。加工前的GaN半导体基板12的整体由漂移层44构成。(阻挡层形成工序)如图2所示，在GaN半导体基板12的上表面整个区域形成由SiN(氮化硅)构成的阻挡层50。需要说明的是，阻挡层50也可以由AlN(氮化铝)或SiO2(氧化硅)等构成。(硬掩模形成工序)接下来，在阻挡层50的上表面整个区域形成由氧化硅构成的硬掩模52。(抗蚀剂形成工序)接下来，在硬掩模52的上表面整个区本文档来自技高网...

【技术保护点】
1.一种开关元件的制造方法，其特征在于，包括如下步骤：在第一n型半导体层向表面露出的GaN半导体基板的所述表面形成凹部；使作为p型的GaN半导体层的体层在所述凹部内和所述GaN半导体基板的所述表面生长；将所述体层的表层部除去，使所述第一n型半导体层向所述GaN半导体基板的所述表面露出并且使所述体层残留在所述凹部内；在除去所述体层的所述表层部之后，在所述体层的分布区域内的一部分形成第二n型半导体层，该第二n型半导体层通过所述体层而从所述第一n型半导体层分离，并且向所述GaN半导体基板的所述表面露出；及在除去所述体层的所述表层部之后，在所述GaN半导体基板的所述表面的在所述第一n型半导体层与所述第二n型半导体层之间所述体层露出的范围内形成栅电极，该栅电极隔着绝缘膜与所述体层对向。

【技术特征摘要】
2016.12.27 JP 2016-2539571.一种开关元件的制造方法，其特征在于，包括如下步骤：在第一n型半导体层向表面露出的GaN半导体基板的所述表面形成凹部；使作为p型的GaN半导体层的体层在所述凹部内和所述GaN半导体基板的所述表面生长；将所述体层的表层部除去，使所述第一n型半导体层向所述GaN半导体基板的所述表面露出并且使所述体层残留在所述凹部内；在除去所述体层的所述表层部之后，在所述体层的分布区域内的一部分形成第二n型半导体层，该第二n型半导体层通过所述体层而从所述第一n型半导体层分离，并且向所述GaN半导体基板的所述表面露出；及在除去所述体层的所述表层部之后，在所述GaN半导体基板的所述表面的在所述第一n型半导体层与所述第二n型半导体层之间所述体层露出的范围内形成栅电极，该栅电极隔着绝缘膜与所述体层对向。2.根据权利要求1所述的制造方法，其特征在于，在所述凹部的形成中，以使所述凹部的侧面在成为所述栅电极的下部的位置处具有小倾斜部的方式形成所述凹部，该小倾斜部相对于所述GaN半导体基板的所述表面的角度为80°以上且90°以下，在所述体层的所述表...

【专利技术属性】
技术研发人员：山田哲也，上田博之，森朋彦，
申请(专利权)人：丰田自动车株式会社，
类型：发明
国别省市：日本,JP