一种制备磁性隧道结阵列的方法技术

本发明专利技术公开了一种制备磁性隧道结阵列的方法，涉及磁性随机存储器制造技术领域，通过采用O2、O3、N2、H2或NH3等作为中性束源，采用PF3、NO、COF2和带羰基、羟基官能团的气体等中的一种或者几种作为反应气体，通过金属络合反应刻蚀磁性隧道结阵列，反应产物易于挥发而除去，中性束对器件损伤小，且无二次沉积现象，同时采用SiO2、SiON、SiN等硬掩膜，提高了刻蚀的选择性，保护了顶电极，从而有利于磁性随机存储器磁性，电学性能的改善和良率的提升，有利于磁性随机存储器的小型化。

【技术实现步骤摘要】
一种制备磁性隧道结阵列的方法
本专利技术涉及磁性随机存储器制造
，尤其涉及一种采用中性束刻蚀辅助的金属络合反应刻蚀工艺来制备磁性隧道结阵列的方法。
技术介绍
近年来，采用磁性隧道结(MTJ,MagneticTunnelJunction)的磁性随机存储器(MRAM,MagneticRadomAccessMemory)被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，SpinTransferTorque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。在现在的MRAM制造工艺中，通常采用两种刻蚀工艺来对磁性隧道结进行缩微，第一种为离子束刻蚀(IBE,IonBeamEtching),第二种为反应离子刻蚀(RIE,ReactiveIonEtching)。两种刻蚀技术各有优缺点，为了获得更高的刻蚀速率，通常会把单个离子加速到很高的能量范围内，高能离子通常会破坏晶体结构，同时，因为物理溅射或者化学刻蚀副产物的再次沉积也会加大，通常，在磁性隧道结刻蚀之后，侧壁会形成一层损伤层/沉积层，对于RIE工艺来说，同时还会带来辐照损伤(IrradiationDamage)，这将会影响磁性隧道结的磁性和电学性能，更有甚者，将会直接导致从参考层到记忆层的短路，从而不利于磁性存储器良率的提高。另外，在现在的制作工艺中，采用了金属钽、钛、钨或者其氮化物等作为刻蚀MTJ的硬掩膜，无论是采用RIE还是IBE工艺，硬掩模都被极大的消耗掉，从而形成椭圆形的模帽，这将非常不利于MTJ与CMOS位线之间的连接。因此，本领域的技术人员致力于开发一种对硬掩膜刻蚀损耗小，对器件物理损伤小且选择性好的刻蚀方法。
技术实现思路
有鉴于现有技术的上述缺陷，本专利技术提供了一种制备磁性隧道结阵列的方法，采用中性束刻蚀(NBE，NeutralBeamEtching)辅助的金属络合反应刻蚀磁性隧道结。进一步地，该制备方法包括以下步骤：形成磁性隧道结多层膜；形成掩膜层；图案化所述掩膜层；采用中性束刻蚀辅助的金属络合反应进行刻蚀。进一步地，在所述形成掩膜层步骤之前，形成顶电极；在所述图案化所述掩膜层过程中和/或结束后，图案化所述顶电极。更进一步地，所述顶电极为Ta、TaN、Ti、TiN、W或WN，其厚度为20nm-100nm。进一步地，所述掩膜层为SiO2、SiON、SiN、SiC、SiCN中的一种或几种。进一步地，所述中性束刻蚀辅助的金属络合反应采用O2、O3、N2、H2、NH3中的一种或几种作为中性束源。进一步地，所述金属络合反应采用PF3、NO和带羰基、羟基官能团的气体中的一种或几种作为反应气体。进一步地，所述带羰基、羟基官能团的气体为HCOOH、CH3OH、CH3COOH、C2H5OH、COF2、CO/NH3中的一种或几种。进一步地，所述中性束的能量范围为5eV-1.0keV。进一步地，所述金属络合反应的反应气体的总流量为20-500sccm。进一步地，所述金属络合反应的反应腔体的气体压强为0.5-50mTorr。进一步地，在所述形成磁性隧道结多层膜之前，形成底电极。更进一步地，所述底电极包括种子层和导电层，所述种子层为Ta、TaN、W、WN、Ti或TiN等，其厚度为0nm-5nm，所述导电层为Cu、CuN、Mo、W或Ru，其厚度为0nm-30nm。更进一步地，在所述形成底电极步骤之后进行平坦化处理。进一步地，所述磁性隧道结多层膜的总厚度为15nm-40nm。进一步地，所述掩模层为SiO2、SiON、SiN、SiC或SiCN等，其厚度为50nm-200nm。技术效果本专利技术提供的一种中性束刻蚀辅助的金属络合反应刻蚀制备磁性隧道结阵列的方法，金属络合反应副产物非常易于挥发而除去；同时，有效的避免了离子轰击/辐照物理损伤和溅射沉积/副产物的再次沉积。再者，硬掩模的刻蚀速率非常低，这样提高了选择性，保护了顶电极。因此，本专利技术有利于磁性随机存储器磁性，电学性能的改善和良率的提升，有利于磁性随机存储器的小型化。附图说明图1为目前常用的中性束刻蚀辅助的金属络合反应刻蚀工艺制备磁性隧道结阵列的工艺装置的结构示意图。图2为本专利技术的一个较优实施例中，一种采用中性束刻蚀辅助的金属络合反应刻蚀工艺制备磁性隧道结阵列的方法的流程图。图3为图2实施例中，提供CMOS基底，并在基底上沉积，底电极，磁性隧道结多层膜，顶电极和掩模层之后的示意图。图4为图2实施例中，图形化定义磁性隧道结图案，并且转移图案到磁性隧道结的顶部之后的示意图。图5为图2实施例中，采用中性束刻蚀辅助的金属络合反应刻蚀工艺对磁性隧道结进行刻蚀的示意图。图6为图2实施例中，磁性隧道结被刻蚀之后的示意图。附图标号：100-NBE辅助的金属络合反应工艺装置，110-等离子发生腔，120-喷嘴，130-射频电源，140-通孔，150-带有离子过滤装置的底电极，160-工艺腔体，170-活性气体通道，180-晶圆控制台，190-排气出口，210-CMOS基底，220-底电极，230-磁性隧道结多层膜，240-顶电极，250-掩膜层。具体实施方式本实施例提供一种中性束刻蚀辅助的金属络合反应刻蚀制备磁性隧道结阵列的方法，通过采用O2、O3、N2、H2或NH3等作为中性束源，采用PF3、NO和带羰基、羟基官能团的气体(比如：HCOOH、CH3OH、CH3COOH、C2H5OH、COF2或CO/NH3等)等中的一种或者几种作为金属络合反应的反应气体；首先，通过方向性良好的中性束活化磁性隧道结表层，然后，通过金属络合反应生成易挥发的金属磷化络合物(Metalphosphinecomplex),金属亚硝酰基络合物(Metalnitrosylcomplex)或金属羰基络合物(Metalcarbonylcomplex)来对磁性隧道结进行刻蚀。其形成步骤如下：步骤一：提供CMOS基底，并本文档来自技高网...

【技术保护点】
1.一种制备磁性隧道结阵列的方法，其特征在于，采用中性束刻蚀辅助的金属络合反应刻蚀磁性隧道结。

【技术特征摘要】
1.一种制备磁性隧道结阵列的方法，其特征在于，采用中性束刻蚀辅助的金属络合反应刻蚀磁性隧道结。2.如权利要求1的制备磁性隧道结阵列的方法，其特征在于，包括以下步骤：形成磁性隧道结多层膜；形成掩膜层；图案化所述掩膜层；采用中性束刻蚀辅助的金属络合反应刻蚀磁性隧道结。3.如权利要求2的制备磁性隧道结阵列的方法，其特征在于，在所述形成掩膜层步骤之前，形成顶电极；在所述图案化所述掩膜层过程中和/或结束后，图案化所述顶电极。4.如权利要求3的制备磁性隧道结阵列的方法，其特征在于，所述顶电极为Ta、TaN、Ti、TiN、W或WN中的一种或几种。5.如权利要求2的制备磁性隧道结阵列的方法，其特征在于，所述掩膜层为SiO2、SiON、SiN、SiC、SiCN中的一种或几种。6.如权利要求1的制备磁性隧道结阵列的方法，其特征在于，所述中...

【专利技术属性】
技术研发人员：张云森，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：上海,31