用于形成应力降低装置的方法制造方法及图纸

本发明专利技术的实施例提供了一种形成应力降低装置的方法。该方法包括：在衬底上形成金属通孔；在所述衬底上沉积应力降低层；对所述应力降低层施加蚀刻工艺以在所述金属通孔上方形成沟槽；用导电材料填充所述沟槽以形成金属结构；以及在所述应力降低层和所述金属结构的上端形成蚀刻阻挡层，其中，所述金属结构的上端包括形成在所述应力降低层中的凸缘部分。

【技术实现步骤摘要】
用于形成应力降低装置的方法分案申请本申请是2012年06月20日提交的标题为“应力降低装置”、专利申请号为201210209629.8的分案申请。
本专利技术的实施例总体涉及半导体领域，具体而言，涉及用于形成应力降低装置的方法。
技术介绍
半导体产业由于各种电子元件(诸如晶体管、二极管、电阻器，电容器等)的集成密度的不断提高而经历了快速增长。在大多数情况下，这种集成密度的提高源于最小部件尺寸的不断减小，从而容许更多的元件集成到给定的面积中。最近随着甚至更小的电子器件的需求在增长，在半导体管芯中集成电感器的需要也在增长。可以在半导体器件衬底的表面上形成在平行于衬底表面的平面中形成的螺旋形状的电感器。随着半导体技术的发展，嵌入在半导体器件中的电感器可以通过采用超厚金属(UTM)工艺由铜形成。铜电感器已成为进一步降低半导体芯片的功率损耗的有效备选物。在铜电感器中，可以通过采用镶嵌工艺形成电感器的铜结构。在该技术中，图案化绝缘层以形成沟槽。在图案化之后，可以在沟槽上沉积阻挡层。可以在阻挡层上沉积晶种层以提供更好的铜粘着性。此外，通过电化学镀工艺，用金属材料(诸如铜)填充沟槽以形成金属结构，诸如金属线和通孔。镶嵌工艺可以分成两类，即单镶嵌工艺和双镶嵌工艺。在单镶嵌技术中，金属通孔及其邻近的金属线可以具有不同的工艺步骤。结果，每个步骤都可能需要化学机械平坦化工艺来清洁表面。相反，在双镶嵌技术中，金属通孔及其邻近的金属线可以形成在单个沟槽内。结果，在双镶嵌工艺中需要两个电介质图案化工艺和一个CMP工艺来形成金属通孔及其邻近的金属线。在铜电感器中，电感器的铜结构可以被介电层封闭。在与铜结构的角部和其邻近的介电层之间的界面邻近的区域中可能存在应力集中。结果，在与铜结构邻近的区域中可能发生电介质碎裂。这种电介质碎裂可能导致不可靠的半导体器件。
技术实现思路
为了解决上述问题，一方面，本专利技术提供了一种形成应力降低装置的方法，包括：在衬底上形成金属通孔；在所述衬底上沉积应力降低层；对所述应力降低层施加蚀刻工艺以在所述金属通孔上方形成沟槽；用导电材料填充所述沟槽以形成金属结构；以及在所述应力降低层和所述金属结构的上端形成蚀刻阻挡层，其中，所述金属结构的上端包括形成在所述应力降低层中的凸缘部分。另一方面，本专利技术还提供了一种形成应力降低装置的方法，包括：在衬底上方形成多个金属化层；在所述多个金属化层上方沉积第一蚀刻停止层；在所述第一蚀刻停止层上方沉积第一介电层；在所述第一蚀刻停止层和所述第一介电层中形成金属通孔，其中，所述金属通孔的顶面与所述第一介电层的顶面齐平；在所述第一介电层上方沉积第二蚀刻停止层；在所述第二蚀刻停止层上方沉积第二介电层；在所述第二电介电层上方沉积应力降低层；在所述应力降低层上方沉积第三电介电层；在所述第二蚀刻停止层，所述第二介电层，所述应力降低层和所述第三介电层中形成开口；将金属材料填充到所述开口中以形成金属结构；对所述第三电介电层的顶表面实施化学机械平坦化工艺，直到所述应力降低层的部分已经被去除；以及在所述应力降低层上方形成第三蚀刻停止层。又一方面，本专利技术提供了一种形成应力降低装置的方法，包括：在衬底上方形成第一蚀刻停止层；在所述第一蚀刻停止层上方沉积第一金属间介电层；形成延伸穿过所述第一蚀刻停止层和所述第一金属间介电层的金属通孔；在所述第一金属间介电层上方形成第二蚀刻停止层；在所述第二蚀刻停止层上方沉积第二金属间介电层；在所述第二金属间电介电层上方沉积应力降低层；对所述应力降低层、所述第二金属间介电层和所述第二蚀刻停止层施加蚀刻工艺，以在所述金属通孔上方形成沟槽；用导电材料填充所述沟槽以形成金属结构；以及在所述应力降低层和所述金属结构的上端上形成第三刻蚀停止层，其中，所述金属结构的上端包括形成在所述应力降低层中的第一凸缘部分和第二凸缘部分。附图说明为了更充分地理解本专利技术及其优点，现在将结合附图所进行的以下描述作为参考，其中：图1示出根据实施例的应力降低装置的剖视图；图2示出具有图1中示出的应力降低装置的半导体器件的剖视图；图3示出根据实施例的在沟槽图案化之后的半导体器件的剖视图；图4示出根据实施例的在电化学镀工艺之后的半导体器件的剖视图；图5示出根据实施例的在化学机械平坦化工艺之后的半导体器件的剖视图；以及图6示出根据实施例的具有倒杯形应力降低层的半导体器件的剖视图。除非另有说明，不同附图中的相应的标号和符号通常指相应的部件。绘制附图以清楚地示出各个实施例的相关方面而不必按比例绘制。具体实施方式在下面详细地论述本专利技术实施例的制造和使用。然而，应当理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的专利技术构思。所论述的具体实施例仅仅是制造和使用本专利技术的示例性具体方式，而不是用于限制本专利技术的范围。将参考具体环境中的实施例即应力降低装置来描述本专利技术。但是，本专利技术也可以适用于各种半导体器件。图1示出根据实施例的应力降低装置的剖视图。为了简明，仅示出半导体器件的相关部分。将在下面参考图2论述具有应力降低装置的半导体器件的详细剖视图。应力降低装置100包括倒杯形层(invertedcupshapedlayer)102、金属结构104、金属间介电(IMD)层106。根据实施例，IMD层106可以由诸如氧化物等的介电材料形成。倒杯形层102可以由氮化硅等形成。金属结构104可以由铜等形成。根据实施例，可以通过采用超厚金属(UTM)工艺形成金属结构104。具体而言，金属结构104可以是通过UTM工艺形成的嵌入式电感器的一部分。如图1所示，倒杯形层102用作覆盖金属结构104的上端的罩盖(cap)。更具体地，金属结构104的左上角和右上角通过倒杯形层102加以保护。具有倒杯形层102的一个有利特征是围绕上角部的介电材料有助于降低应力从而阻止金属结构104和IMD层106碎裂。图2示出具有图1中示出的应力降低装置的半导体器件的剖视图。如图2所示，在半导体管芯200上形成应力降低装置。半导体管芯200包括衬底202。衬底202可以是硅衬底。可选地，衬底202可以是绝缘体上硅衬底。衬底202还可以包括各种电路(未示出)。在衬底202上形成的电路可以是适合于特定应用的任何类型的电路。根据实施例，电路可以包括各种n型金属氧化物半导体(NMOS)和/或p型金属氧化物半导体(PMOS)器件，诸如晶体管、电容器、电阻器、二极管、光电二极管、熔丝等。可以将电路互连起来以执行一个或多个功能。功能可以包括存储器结构、处理结构、传感器、放大器、功率分配、输出/输入电路等。本领域普通技术人员将理解提供以上实例仅用于进一步解释本专利技术的应用的说明性目的而不意为以任何方式限制本专利技术。在衬底202顶部上形成层间介电层204。层间介电层204可以由例如低K介电材料诸如氧化硅形成。可以通过本领域已知的任何合适的方法诸如旋涂、化学汽相沉积(CVD)以及等离子体增强化学汽相沉积(PECVD)形成层间介电层204。还应当注意到，本领域技术人员将了解层间介电层204还可以包括多个介电层。在层间介电层204上方形成底部金属化层206a。如图2所示，底部金属化层206a可以包含金属线208a。金属线208a由金属材料诸如铜、铜合金、铝、银、金和它们的任何组合形成。可本文档来自技高网...

【技术保护点】
1.一种形成应力降低装置的方法，包括：在衬底上形成金属通孔；在所述衬底上沉积应力降低层；对所述应力降低层施加蚀刻工艺以在所述金属通孔上方形成沟槽；用导电材料填充所述沟槽以形成金属结构；以及在所述应力降低层和所述金属结构的上端形成蚀刻阻挡层，其中，所述金属结构的上端包括形成在所述应力降低层中的凸缘部分。

【技术特征摘要】
2012.02.09 US 13/370,1611.一种形成应力降低装置的方法，包括：在衬底上形成金属通孔；在所述衬底上沉积应力降低层；对所述应力降低层施加蚀刻工艺以在所述金属通孔上方形成沟槽；用导电材料填充所述沟槽以形成金属结构；以及在所述应力降低层和所述金属结构的上端形成蚀刻阻挡层，其中，所述金属结构的上端包括形成在所述应力降低层中的凸缘部分。2.根据权利要求1所述的方法，还包括：在所述衬底上方沉积第一金属间介电层；以及在所述第一金属间介电层上方沉积第二金属间介电层，其中，所述应力降低层在所述第二金属间介电层上方并且与所述第二金属间介电层直接接触。3.根据权利要求2所述的方法，还包括：当对所述应力降低层施加所述蚀刻工艺时，将所述蚀刻工艺应用于所述第一金属间电介电层和所述第二金属间电介电层。4.根据权利要求2所述的方法，还包括：在所述应力降低层上沉积第三金属间介电层；以及在用所述导电材料填充所述沟槽以形成所述金属结构的步骤之后，对所述第三金属间介电层和所述应力降低层施加化学机械平坦化工艺直到所述第三金属间介电层已被去除，并且所述应力降低层已被部分删除。5.根据权利要求1所述的方法，其中：形成在所述应力降低层中的所述金属结构的上端为梯形。6.根据权利要求1所述的方法，其中：所述应力降低层由非有机材料形成。7.根据权利要求1所述的方法，其中：所述金属通孔和所述金属结构由相同的材料形成。8.根据权利要求1所述的方法，其中：所述金属结构具有在所述应力降低层中的第一部分和在所述第二金属间介电层中的第二部分，其中，所述第一部分具有第一三角形角区域和第二三角形角区域。9.根据权利要求8所述的方法，其中：所述第一三角形角区域的侧壁与所述应力降低层直接接触；以及所述第一三角形角区域的顶部表面与所述蚀刻停止层直接接触。10.一种形成应力降低装置的方法，包括：在衬底上方形成多个金属化层；在所述多个金属化层上方沉积第一蚀刻停止层；在所述第一蚀刻停止层上方沉积第一介电层；在所述第一蚀刻停止层和所述第一介电层中形成金属通孔，其中，所述金属通孔的顶面与所述第一介电层的顶面齐平；在所述第一介电层上方沉积第二蚀刻停止层；在所述第二蚀刻停止层上方沉积第二介电层；在所述第...

【专利技术属性】
技术研发人员：吕盈缔，陈文昭，毛明瑞，蔡冠智，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71