本发明专利技术揭示制造具有侧壁氧化物的半导体装置的存储器单元例如EEPROM单元的方法。可在导电层上方形成包含浮动栅极(28)及ONO膜(108)的存储器单元结构。可通过包含在所述导电层的侧表面上沉积薄高温氧化物HTO膜及执行快速热氧化RTO退火的过程在所述浮动栅极的侧表面上形成侧壁氧化物。可在执行所述RTO退火之前或之后沉积所述薄HTO膜。相较于已知先前技术，所述侧壁氧化物形成过程可例如在耐久性及数据保存方面提供改进的存储器单元。
【技术实现步骤摘要】
【国外来华专利技术】在存储器单元中形成多晶硅侧壁氧化物间隔件的方法相关专利申请案本申请案主张2015年12月10日申请的共同拥有的第62/265,660号美国临时专利申请案的优先权，所述申请案出于所有目的以引用的方式并入本文中。
本专利技术涉及半导体制造，特定来说，涉及一种在存储器单元(例如，具有电介质层的合并两个晶体管存储器单元，其包含ONO堆叠膜及定位在存储器晶体管的浮动栅极与在所述存储器晶体管及选择晶体管之间共享的栅极之间的堆叠氧化物侧壁)中形成多晶硅侧壁的方法。
技术介绍
电可擦除可编程只读存储器(EEPROM)单元是非易失性半导体存储器的类别，其中信息可电编程到每一存储器元件或单元中且从每一存储器元件或单元擦除。浮动栅极EEPROM单元是一种类型的EEPROM单元(其中通过将电子电荷放置于“浮动栅极”上而存储信息)，通常是通过使围绕其的电介质层绝缘而与装置的其它导电区域电隔离的导电多晶硅区域。在读取存储器单元中可检测浮动栅极上的电荷，这是因为其改变存储器晶体管的阈值电压。阈值电压的此变化改变在读取操作期间施加电压到单元时流动通过所述单元的电流量且可通过感测放大器电路检测电流。如上陈述，EEPROM单元是非易失性，这意味着其即使在关断供应到其的电力时仍必须保存其信息(电荷状态)。因此，至关重要的是存储于浮动栅极上的电荷不随时间“泄漏”出。含有EEPROM单元的产品通常在其数据表中具有保存规范，其规定在关断供应到EEPROM存储器单元的电力时所述存储器单元将无错误地保存编程到其中的信息的时间。围绕所述浮动栅极的电介质隔离必须具有极好的完整性且此完整性必须对于在存储器装置中的全部单元而存在。在浮动栅极上的电荷通常通过“控制栅极”控制，所述“控制栅极”可通过称为“ONO”的电介质的3层堆叠而与所述浮动栅极隔离，所述3层堆叠是由二氧化硅的底层、氮化硅(Si3N4)的中间层及二氧化硅的顶层组成，其中所述ONO在浮动栅极与控制栅极之间提供电介质隔离。通常密封所述浮动栅极的侧壁以防止电荷(电压)从浮动栅极泄漏。通常通过形成于浮动栅极侧壁上的热多晶硅氧化物(在本文中称为“侧壁氧化物”)提供此密封。所述侧壁氧化物可通过堆叠氧化物层的垂直部分界定。图1展示常规EEPROM单元的部分横截面表示，其展示形成在硅衬底16上方且通过栅极或隧穿氧化物42与硅衬底16分离的导电浮动栅极28。包含在一对氧化物层之间的氮化硅(Si3N4)层108的电介质或ONO层32形成在所述浮动栅极28的顶部上，且控制栅极(图1中未展示)可形成在所述ONO及下伏浮动栅极28上方。侧壁氧化物114可形成在浮动栅极28的侧表面或壁40上方，以抑制电压从浮动栅极28泄漏。取决于特定设计，侧壁氧化物114可形成延伸在ONO层32上方及/或延伸到邻近浮动栅极28的衬底的上表面上的连续氧化物层的部分。已使用不同技术来形成侧壁氧化物114，所述技术具有各种缺点。例如，形成侧壁氧化物的过程可导致在浮动栅极28下方非所要地生长氧化物(此可降低栅极氧化物42的有效面积)及/或在ONO电介质下面非所要地生长氧化物(例如，通过浮动栅极28的顶部表面的氧化)，借此有效地加厚ONO且减小单元的耦合电容。作为另一实例，用于形成侧壁氧化物的一些过程可产生侧壁氧化物的非均匀(例如，向外隆起)形状及/或可导致多晶硅控制栅极的尖锐隅角，此类一般都是非所要的。图2说明展现上文论述的非所要特征的实例EEPROM结构的图像。在此实例中，通过以下的两步骤过程形成侧壁氧化物：沉积薄高温氧化物(HTO)膜，接着进行炉氧化退火。如所展示，所得结构展现：(a)如区域A处所指示，非所要氧化物横向侵入ONO区域中；(b)如区域B处所指示，非所要氧化物侵入浮动栅极下方，从而导致有效隧穿氧化物厚度的增大及隧穿沟道面积的减小；(c)如C处所指示，多晶硅2层(控制栅极)的非所要尖锐隅角；及(d)如D处所指示，侧壁氧化物的非均匀厚度，特定来说，其界定向外隆起。
技术实现思路
本专利技术的实施例提供在存储器单元中的导电层的侧壁上形成多晶硅侧壁氧化物(例如，在EEPROM单元的浮动栅极上形成侧壁氧化物)的方法，其中相较于已知技术，所述侧壁氧化物形成过程可例如在耐久性及数据保存方面提供改进存储器单元。其它实施例提供一种具有根据所揭示的方法形成的此多晶硅侧壁氧化物的存储器单元。一些实施例提供一种制造半导体装置的存储器单元的方法，其包含沉积具有顶部表面及侧表面的导电层；在导电层的顶部表面上方形成ONO层；及通过包含以下步骤的过程形成邻近导电层的侧表面的侧壁氧化物层：在导电层的侧表面上沉积薄高温氧化物(HTO)膜；及执行快速热氧化(RTO)退火。在一个实施例中，在执行所述RTO退火前沉积所述薄HTO膜。在另一实施例中，在沉积所述HTO膜前执行所述RTO退火。在一个实施例中，所述沉积的薄HTO膜具有在50到的范围内(例如，在60到的范围内)的厚度。在一些实施例中，RTO退火是在干燥O2环境中在1000℃到2000℃的温度范围内执行达在25到60秒的范围内的持续时间。在一个实施例中，RTO退火是在干燥O2环境中在1050℃到1150℃的温度范围内(例如，1100℃)执行达在30到40秒的范围内的持续时间。附图说明下文参考图式描述本专利技术的实例方面及实施例，其中：图1展示常规EEPROM单元的部分横截面表示，其展示浮动栅极、ONO层及覆盖浮动栅极的侧面的侧壁氧化物。图2是展现由用于在浮动栅极上形成侧壁氧化物的已知过程所致的各种非所要特征的实例EEPROM结构的图像。图3是具有根据本专利技术形成的侧壁氧化物的EEPROM的p沟道分裂栅极单元的横截面视图。图4是具有在存储器晶体管的任一侧上分裂的选择晶体管沟道且具有根据本专利技术形成的侧壁氧化物的EEPROM的p沟道分裂栅极单元的横截面视图。图5A到5D说明根据一个实施例的用于在EEPROM浮动栅极的侧上形成侧壁氧化物且在所述浮动栅极上方形成控制栅极的实例过程。图6A到6D说明根据另一实施例的用于在EEPROM浮动栅极的侧上形成侧壁氧化物且在所述浮动栅极上方形成控制栅极的另一实例过程。图7说明针对具有通过以下各者产生的侧壁氧化物的EEPROM单元的实例耐久性测试结果：(a)氧化物沉积外加炉退火的现有技术；(b)图5A到5D中展示的方法(HTO，接着是RTO)；及(c)图6A到6D中展示的方法(RTO，接着是HTO)。图8说明针对具有通过以下各者产生的侧壁氧化物的EEPROM单元的实例数据保存测试结果：(a)氧化物沉积外加炉退火的现有技术；(b)图5A到5D中展示的方法(HTO，接着是RTO)；及(c)图6A到6D中展示的方法(RTO，接着是HTO)。图9是包含浮动栅极及通过图5A到5D中展示的方法(HTO，接着是RTO)产生的侧壁氧化物的实例EEPROM结构的TEM图像。图10是包含浮动栅极及通过图6A到6D中展示的方法(RTO，接着是HTO)产生的侧壁氧化物的实例EEPROM结构的TEM图像。具体实施方式本专利技术的实施例提供在存储器单元中的导电层的侧壁上形成多晶硅侧壁氧化物(例如，于EEPROM单元的浮动栅极上形成侧壁氧化物)的方法。相较于已知现有技术，形成所述侧壁氧化物形成的所揭示方法提供改进的存储器单元。本文档来自技高网...
【技术保护点】
一种制造半导体装置的存储器单元的方法，所述方法包括：沉积具有顶部表面及侧表面的导电层；在所述导电层的所述顶部表面上方形成ONO层；及通过包含以下步骤的过程形成邻近所述导电层的所述侧表面的侧壁氧化物层：在所述导电层的所述侧表面上沉积薄高温氧化物HTO膜；以及执行快速热氧化RTO退火。
【技术特征摘要】
【国外来华专利技术】2015.12.10 US 62/265,660;2016.12.11 US 15/375,0941.一种制造半导体装置的存储器单元的方法，所述方法包括：沉积具有顶部表面及侧表面的导电层；在所述导电层的所述顶部表面上方形成ONO层；及通过包含以下步骤的过程形成邻近所述导电层的所述侧表面的侧壁氧化物层：在所述导电层的所述侧表面上沉积薄高温氧化物HTO膜；以及执行快速热氧化RTO退火。2.根据权利要求1所述的方法，其中所述侧壁氧化物层是通过在所述导电层的所述侧表面上沉积所述薄HTO膜且随后执行所述沉积的薄HTO膜的所述RTO退火而形成。3.根据权利要求1或权利要求2所述的方法，其中所述沉积的薄HTO膜具有在50到的范围内的厚度。4.根...
【专利技术属性】
技术研发人员：杰克·王，S·卡比尔，M·海马斯，S·穆拉利，B·科普，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。