对集成电路的操作进行加扰制造技术

本发明专利技术涉及对集成电路的操作进行加扰。例如，涉及一种用于保护集成电路的至少一个功能(3)不受隐藏通道攻击的方法，其中，所述功能的配置被修改，当前配置(CFG[i])选自于一组配置并且不同配置的应用持续时间随着配置改变。

【技术实现步骤摘要】
对集成电路的操作进行加扰
本说明书总体上涉及电子电路并且更具体地涉及执行旨在被掩模的操作的电路。本说明书更具体地涉及对集成电路的操作进行加扰从而不受隐藏通道的攻击。
技术介绍
集成电路可以包括电路或“秘密”信息，这些条信息在它们所处理的数据的安全性(诸如认证密钥、签名等等)、或它们所使用的算法(诸如加密或解密算法)方面被认为是敏感的。这种信息不得由第三方或未授权的电路传达，也不可被它们检测到。用于分析集成电路的操作的分析技术越来越有效并且黑客享受越来越高级的分析技术。具体地，隐藏通道(分析电路的消耗、其电磁辐射等等)的攻击越来越有效。在这些攻击中，“时间攻击”(同步攻击)寻求检测处理单元的操作的特定瞬态，以便能够随后在其他攻击中进行时间跟踪。
技术实现思路
需要改善电子电路所处置的秘密信息的保护。还更具体地适当地需要对抗对处理单元的时间攻击。一个实施例解决了用于保护集成电路所处置的信息的已知技术的所有或部分缺点。一个实施例更具体地提供一种对抗时间攻击的对抗措施。因此，一个实施例提供了一种用于保护集成电路的至少一个功能不受隐藏通道攻击的方法，其中，该功能的配置被有规律地修改，当前配置选自于一组配置并且不同配置的应用持续时间随着配置改变。根据一个实施例，该配置的选择是顺序的。根据一个实施例，该配置的选择是随机的。根据一个实施例，一条选择信息与随机地选择用于提供该当前配置的选择的掩模组合。根据一个实施例，每当所有配置已经用于当前掩模时，该掩模改变。根据一个实施例，该应用持续时间的选择也取决于该掩模。一个实施例提供了一种用于保护集成电路的至少一个功能的保护模块，该保护模块包括：选择器，该选择器用于从多个不同的配置选择关于该功能的一条配置信息；以及控制电路，该控制电路用于控制该选择器，其中，施加到该功能的配置的选择有规律地改变并且不同配置的应用持续时间随着配置改变。根据一个实施例，该应用持续时间选自优选地具有数量与配置的数量相同的应用持续时间存储表。根据一个实施例，这些不同条配置信息存储在寄存器中。根据一个实施例，该模块被插入在该功能的配置信号的路径中。根据一个实施例，该功能是对抗隐藏通道对该电路的消耗的分析的对抗措施。根据一个实施例，该功能是该集成电路的处理单元的时钟。根据一个实施例，该配置修改该功能的操作的顺序。附图说明将详细地在结合附图非限制性地给出的具体实施例的以下描述中公开这些特征和优点以及其他特征和优点，在附图中：图1非常示意性地并且按照方框的形式表示所描述的实施例通过示例应用到其上的类型的电子电路的实施例；图2非常示意性地并且按照方框的形式表示用于保护图1中的电路的保护模块的实施例；图3更详细地表示保护模块的实施例；以及图4是示出图3中的实施例的操作的简化框图。具体实施方式在不同的附图中，相同的元素由相同的参考标记表示。为了清晰，已经示出并且将详细地给出仅对于理解将描述的实施例有用的步骤和元素。具体地，未详细地描述其他方面(诸如所执行的特定计算功能)，因为将对本领域技术人员明显的是本文描述的实施例可以应用到宽泛的计算功能范围、用于密码应用或其他类型的应用。图1非常示意性地并且按照方框的形式表示所描述的实施例通过示例应用到其上的类型的电子电路1的实施例。电路1包括：一个或多个处理单元11(PU)，例如，状态机、微处理器、可编程逻辑电路等等；一个或多个易失性存储区域12(RAM)，例如，RAM存储器或寄存器，用于在处理期间临时地存储信息(指令、地址、数据)；一个或多个非易失性存储区域13(NVM)(例如，闪存类型)，用于按照可持续的方式并且尤其当电路断电时存储信息；位于电路1内部的不同元件之间的一个或多个数据、地址和/或命令总线14；以及一个或多个输入输出接口15(I/O)，例如，串行总线，用于与电路1的外部通信。在适用时，电路1还并入近场通信(NFC)类型的非接触式通信电路(CLF-非接触式前端)。另外，电路1可以根据应用并入其他功能，例如，密码处理器、其他接口、其他存储器等等，由图1中的方框16(FCT)表示。电路1的活动通过操作所消耗的电流以及操作所生成的电磁辐射的变化表示。这些变化能够提供有关由电路执行的某些处理的信息并且具体地有关这个处理的瞬态的信息。时间攻击采用这些活动轨迹可以标识特定操作(例如，闪存中的写操作)并且此后将其他攻击作为目标，使得能够穿透电路所处置的秘密。已经提供了将电子电路的操作解除同步的解决方案。在处理器中引入假想操作周期的硬件解决方案允许敏感操作中的从一个执行到另一个执行的时间偏移(抖动)。然而，这些偏移对于处理器而言是本地的并且对于用于分析消耗和辐射的使得能够例如监控存储器访问变化的新的分析技术而言不是有效的。软件解决方案使用用于将操作解除同步的代码(程序)生成中断。然而，这种解决方案与闪存中的代码和数据不兼容，因为这些存储在闪存中的代码确定的这些中断将导致与这个存储器中的数据写入和擦除操作的地址冲突。所描述的实施例提供插入在至少一个硬件功能的配置信号的路径中的附加硬件模块(通常是电路的模块，例如其处理单元、其存储器接口等等)，以便有规律地修改这个配置。对信号进行干涉直接地或间接地导致对所讨论的硬件功能的操作的加扰或解除同步。事实上，根据所讨论的功能，该模块修改这个功能的参数化或序列化。例如，该信号是处理单元的时钟信号并且该功能是这个处理单元自身。根据另一个示例，该信号是处理单元的时钟信号的配置信号并且该功能是处理单元。配置信号例如对应于设置待施加到时钟信号以便修改周期的百分比。根据另一个实施例，其中，对抗措施是在于总线上执行的指令流中插入虚指令，该信号是在该总线上发送的虚指令的数量或百分比的配置信号，该信号将接收虚指令的电路的操作解除同步，例如，处理单元、存储器控制器、外围设备等等。根据仍另一个实施例，其中，对抗措施是在电源或时钟总线上生成噪声，该信号是将噪声水平或百分比参数化的信号。可以根据所设想的应用和对抗措施处理其他信号。图2非常示意性地并且按照方框的形式表示用于保护图1中的电路的保护模块的实施例。处理模块2拦截由一个或多个导线21承载的配置信号CTRL。信号CTRL可以是模拟的或数字的。如果不存在模块2，导线21连接到由信号CTRL控制的功能3(FCT)的一个或多个端子31。在此，导线21连接到模块2的一个或多个输入端子22，连接到输入端子31的模块2的一个或多个输出端子24提供替换或修改信号CTRL’。模块2包括电路4，该电路控制选择器26(复用器)提供从施加到选择器26的N个输入的多个(N)配置信号CTRLi(i位于0和N-1之间)选择的信号CTRL’。信号CTRLi可以直接由电路2生成，例如，如果其涉及包含在寄存器28(280-CFG[0]，281-CFG[1]，28i-CFG[i]，28N-1-CFG[N-1])中的配置字或者与施加到信号CTRL的不同处理相对应(图2中的虚线连接)。例如，处理是直接修改时钟信号的周期。电路4的角色是生成复用器26的控制信号SEL，以便有规律地改变被选择为配置信号CTRL’的信号CTRLi的秩i。该改变优选地是非周期性的，即，电路4非周期性地修改秩i。维持配置的持续时间可以是随机的或者对应于对于每个配置不同的本文档来自技高网...

【技术保护点】
一种用于保护集成电路(1)的至少一个功能(3)不受隐藏通道攻击的方法，其中，所述功能的配置被修改，当前配置(CFG[i])选自于一组(N)配置(CFG)并且不同配置的应用持续时间(PERIOD)随着配置改变。

【技术特征摘要】
2016.11.28 FR 16615621.一种用于保护集成电路(1)的至少一个功能(3)不受隐藏通道攻击的方法，其中，所述功能的配置被修改，当前配置(CFG[i])选自于一组(N)配置(CFG)并且不同配置的应用持续时间(PERIOD)随着配置改变。2.如权利要求1所述的方法，其中，所述配置(CFG)的选择(SEL)是顺序的。3.如权利要求1所述的方法，其中，所述当前配置(CFG[i])的选择(SEL)是随机的。4.如权利要求3所述的方法，其中，一条选择信息(i)与随机地选择用于提供所述当前配置(CFG[i])的选择(SEL)的掩模(MASK)组合。5.如权利要求4所述的方法，其中，每当所有配置(CFG)已经用于当前掩模时，所述掩模(MASK)改变。6.如权利要求4或5所述的方法，其中，所述应用持续时间(PERIOD)的选择也取决于所述掩模(MASK)。7.一种用于保护集成电路(1)的至少一个功能(3)的保护模块(2)，所述保护模块包括：选择器(26)，所述选择器用于从多个(N)不同的配置(CFG...

【专利技术属性】
技术研发人员：JL·莫达沃，F·马里内特，M·皮特斯，
申请(专利权)人：意法半导体鲁塞公司，质子世界国际公司，
类型：发明
国别省市：法国,FR