依据通信条件调整延迟的电子电路制造技术

一种电子电路从三条或更多条通信线路接收发送信号。该电子电路包括时钟‑数据恢复电路和控制值生成电路。时钟‑数据恢复电路基于在接收信号中生成的转变输出恢复时钟。时钟‑数据恢复电路基于恢复时钟和接收信号输出恢复信号。恢复时钟响应于在接收信号中生成的转变而具有第一边沿。恢复时钟响应于基于恢复时钟的延迟生成的复位信号而具有第二边沿。恢复时钟的延迟基于从控制值生成电路提供的控制值被调整。控制值基于通信条件的变化被调整。

【技术实现步骤摘要】
依据通信条件调整延迟的电子电路相关申请的交叉引用本申请要求2016年11月29日在韩国知识产权局递交的韩国专利申请10-2016-0160795号的优先权，这里通过引用并入该韩国专利申请的全部内容。
本公开的示例实施例涉及电子电路/设备之间的接口，更具体而言涉及从另一电子电路/设备接收信号的电子电路/设备的配置和操作。
技术介绍
现今，各种电子设备被使用着。电子设备基于其中包括的各种电子电路的操作来执行其自己的(一个或多个)功能。电子电路/设备独立操作或者在与任何其他(一个或多个)电子电路/设备通信的同时操作。电子电路/设备可采用接口协议来与任何其他(一个或多个)电子电路/设备通信。例如，发送电路/设备可遵照接口协议向接收电路/设备发送信号。接收电路/设备可通过处理接收到的信号来获得与接收到的信号相对应的数据。从而，发送电路/设备和接收电路/设备可遵照接口协议与彼此通信来与彼此交换数据。一些电子电路可从独立的时钟生成电路接收时钟来响应于该时钟而操作。或者，一些电子电路可从特定信号的转变提取时钟，并且可基于提取的时钟来操作。为此，一些电子电路可包括时钟-数据恢复电路。例如，一些接收电路/设备可从接收自发送电路/设备的信号中提取或恢复时钟。这种接收电路/设备可响应于提取或恢复的时钟来适当地恢复与接收到的信号相对应的数据。另外，电子电路/设备之间的通信可通过用于传送差动信号的两条线路来执行。与单条线路的单个信号相比，差动信号对于避免由噪声引起的误差可能是有用的。然而，由于使用两条线路来传送一个数据符号，所以与单条线路的实现方式相比通信的效率可能被降低。由于此原因，近来，提出了用于通过三条线路通信的接口方式。当线路的数目增加时，比特的数目可增加并且在特定时间段期间可传输更多的数据符号，从而可提高通信的效率。
技术实现思路
本公开的示例实施例可提供一种被配置为通过三条或更多条通信线路从另一电子电路/设备接收信号的电子电路/设备。在示例实施例中，电子电路/设备可基于接收到的信号来恢复时钟，以适当地控制各种操作的定时。此外，电子电路/设备可依据通信条件来调整内部延迟电路的延迟，以适当地提供所恢复的时钟的边沿。在一些示例实施例中，电子电路可从三条或更多条通信线路接收传送信号。该电子电路可包括多个缓冲器、时钟-数据恢复电路和控制值生成电路。多个缓冲器可基于从发送信号之中不同选择的发送信号对来输出接收信号。时钟-数据恢复电路可包括第一多个延迟单元、时钟恢复部和数据恢复部。时钟恢复部可基于在接收信号中生成的转变来输出恢复时钟。数据恢复部可基于恢复时钟和接收信号来输出恢复信号。控制值生成电路可包括第二多个延迟单元。控制值生成电路可基于来自第二多个延迟单元的输出来输出控制值。恢复时钟可响应于在接收信号中生成的转变而具有第一边沿。恢复时钟可响应于基于恢复时钟通过第一多个延迟单元的延迟生成的复位信号而具有第二边沿。恢复时钟通过第一多个延迟单元的延迟可基于控制值来调整。在一些示例实施例中，一种电子电路可包括时钟恢复部和数据恢复部。时钟恢复部可基于在三个或更多个接收信号中生成的转变来输出恢复时钟。数据恢复部可响应于恢复时钟而基于接收信号来输出恢复信号。恢复时钟可响应于在接收信号中生成的转变而具有第一边沿。恢复时钟可响应于基于恢复时钟的延迟生成的复位信号而具有第二边沿。恢复时钟的延迟可依据接收信号的数据率来调整。在一些示例实施例中，一种电路可包括时钟-数据恢复电路和控制值生成电路。时钟-数据恢复电路可基于在三个或更多个接收信号中生成的转变来生成第一组合信号。时钟-数据恢复电路可基于第一组合信号和通过延迟第一组合信号生成的复位信号来输出恢复时钟。时钟-数据恢复电路可响应于恢复时钟而输出从接收信号生成的恢复信号。控制值生成电路可基于第二组合信号的延迟或振荡时钟的频率中的至少一者来输出控制值，其中第二组合信号是基于接收信号生成的。第一组合信号的延迟可基于控制值来调整。根据示例实施例，电子电路可恢复适合于恢复数据的时钟。特别是，即使通信条件被改变(例如，信号的数据率的变化、工艺-电压-温度变动等等)，电子电路也可基于针对改变后的通信条件优化的延迟来适当地提供恢复时钟的边沿。从而，恢复时钟即使在任何通信条件中都可提供最优的建立/保持周期。在一些示例实施例中，一种电路包括时钟恢复电路和数据恢复电路。时钟恢复电路响应于在三个接收信号中的任何一个接收信号内检测到第一信号转变而生成第一时钟信号的第一转变，并且响应于在该一个接收信号被延迟预定时间段之后检测到该一个接收信号内的第一信号转变而生成第一时钟信号的与第一转变相反的第二转变。数据恢复电路与第一时钟信号的第二转变同时地对该一个接收信号的数据值采样。三个接收信号的每一者是通过单独的通信信道接收的。附图说明通过接下来参考以下附图的描述，上述和其他目的和特征将变得清楚，除非另有指明，否则相似的标号在以下各幅附图中可指代相似的部件，其中：图1是图示出根据一些示例实施例的包括电子电路/设备的电子系统的框图；图2是更详细图示出图1的接收电路的示例配置的框图；图3是用于描述图1的编码器/解码器电路处理的数据符号的概念图；图4和图5是用于描述图2的时钟-数据恢复电路的示例操作的时序图；图6A和6B是图示出图2的控制值生成电路的示例配置的框图；图7是用于描述图6A的控制值生成电路的示例操作的时序图；图8是图示出图2的控制值生成电路的示例配置的框图；图9是图示出图8的数字控制振荡器的示例配置的框图；图10是用于描述图9的数字控制振荡器的示例操作的时序图；图11是用于描述图8的自动频率控制器的示例操作的时序图；图12是描述图8的自动频率控制器的示例操作的流程图；图13是图示出图2的时钟-数据恢复电路的示例配置的框图；图14是用于描述图13的时钟-数据恢复电路的示例操作的时序图；图15是图示出图13的延迟电路的示例配置的框图；图16是用于描述图13的时钟-数据恢复电路的示例操作的时序图；图17是图示出图2的时钟-数据恢复电路的示例配置的框图；图18和图19是用于描述图17的时钟-数据恢复电路的示例操作的时序图；图20是图示出图2的时钟-数据恢复电路的示例配置的框图；图21是用于描述图20的时钟-数据恢复电路的示例操作的时序图；图22是图示出采用根据示例实施例的电子电路及其接口的电子设备的示例配置的框图。具体实施方式以下，将参考附图详细且清楚地描述一些示例实施例以使得本领域技术人员能够容易地实现本公开。图1是图示出根据一些示例实施例的包括电子电路/设备的电子系统的框图。电子系统1000可包括可与彼此通信的电子设备1100和1200。第一电子设备1100可包括发送电路1111和接收电路1115。第二电子设备1200可包括接收电路1211和发送电路1215。接收电路1211可从发送电路1111接收信号，并且发送电路1215可向接收电路1115发送信号。从而，第二电子设备1200可与第一电子设备1100通信。图1图示了电子设备1100和1200之间的双向通信，但在一些示例实施例中，可能只有单向通信。例如，第二电子设备1200可包括接口电路1210。接口电路1210可被配置为处理第二电子设备1200采用的接口协议，以与第一电本文档来自技高网...

【技术保护点】
一种电子电路，被配置为从三条或更多条通信线路接收发送信号，该电子电路包括：多个缓冲器，被配置为基于从所述发送信号之中不同选择的发送信号对来输出接收信号；时钟‑数据恢复电路，包括：第一多个延迟单元，时钟恢复部，被配置为基于在所述接收信号中生成的转变来输出恢复时钟，以及数据恢复部，被配置为基于所述恢复时钟和所述接收信号来输出恢复信号；以及包括第二多个延迟单元的控制值生成电路，所述控制值生成电路被配置为基于来自所述第二多个延迟单元的输出来输出控制值，其中：所述恢复时钟响应于在所述接收信号中生成的转变而具有第一边沿，并且响应于复位信号而具有第二边沿，所述复位信号是基于所述恢复时钟通过所述第一多个延迟单元的延迟而生成的，并且所述恢复时钟通过所述第一多个延迟单元的延迟被基于所述控制值来调整。

【技术特征摘要】
2016.11.29 KR 10-2016-01607951.一种电子电路，被配置为从三条或更多条通信线路接收发送信号，该电子电路包括：多个缓冲器，被配置为基于从所述发送信号之中不同选择的发送信号对来输出接收信号；时钟-数据恢复电路，包括：第一多个延迟单元，时钟恢复部，被配置为基于在所述接收信号中生成的转变来输出恢复时钟，以及数据恢复部，被配置为基于所述恢复时钟和所述接收信号来输出恢复信号；以及包括第二多个延迟单元的控制值生成电路，所述控制值生成电路被配置为基于来自所述第二多个延迟单元的输出来输出控制值，其中：所述恢复时钟响应于在所述接收信号中生成的转变而具有第一边沿，并且响应于复位信号而具有第二边沿，所述复位信号是基于所述恢复时钟通过所述第一多个延迟单元的延迟而生成的，并且所述恢复时钟通过所述第一多个延迟单元的延迟被基于所述控制值来调整。2.如权利要求1所述的电子电路，其中，所述第二多个延迟单元中的每个延迟单元中包括的逻辑门连接到彼此以复制所述第一多个延迟单元中的每个延迟单元中包括的逻辑门之间的连接。3.如权利要求1所述的电子电路，其中：所述控制值生成电路还包括被配置为通过组合所述接收信号来输出组合信号的逻辑电路，并且所述第二多个延迟单元被配置为输出通过不同地延迟所述组合信号而生成的多个延迟组合信号。4.如权利要求3所述的电子电路，其中：所述控制值生成电路还包括边沿检测器，该边沿检测器被配置为基于所述组合信号和所述多个延迟组合信号来输出检测值，并且所述检测值依据所述发送信号的数据率被改变。5.如权利要求4所述的电子电路，其中，所述检测值包括指示所述组合信号的边沿的比特。6.如权利要求5所述的电子电路，其中，指示所述组合信号的所述边沿的比特的位置与由所述接收信号定义的一个符号周期的长度相关联。7.如权利要求4所述的电子电路，其中，所述控制值生成电路还包括除法器，该除法器被配置为通过组合所述检测值的比特之中的参考数目的比特来生成所述控制值的比特。8.如权利要求1所述的电子电路，其中，所述控制值生成电路还包括：振荡器，被配置为通过所述第二多个延迟单元生成振荡时钟；以及频率控制器，被配置为：基于参考时钟和所述振荡时钟生成振荡控制值，以使得所述第二多个延迟单元的延迟被调整，并且基于所述振荡控制值输出所述控制值，以使得所述恢复时钟的延迟被确定。9.如权利要求8所述的电子电路，其中，所述振荡时钟的频率基于所述振荡控制值被调整。10.如权利要求8所述的电子电路，其中，所述频率控制器包括：逻辑电路，被配置为在所述参考时钟的参考周期期间对所述振荡时钟的转变计数；比较器，被配置为将由所述逻辑电路计数的转变计数与参考计数相比较并且输出比较的结果；以及值控制器，被配置为基于所述比较的结果输出所述振荡控制值或所述控制值。11.如权利要求10所述的电子电路，其中：当所述比较的结果指示出所述转变计数大于所述参考计数时，所述值控制器调整所述振荡控制值以使得所述振荡时钟的频率减小，并且当所述比较的结果指示出所述转变计数小于所述参考计数时，所述值控制器调整所述振荡控制值以使得所述振荡时钟的频率增大。12.如权利要求10所述的电子电路，其中，当所述比较的结果指示出所述转变计数与所述参考计数相等或者在所述参考计数的参考范围内时，所述值控制器基于所述振荡控制值来输出所述控制值。13.如权利要求1所述的电子电路，其中：所述时钟恢复部包括被配置为响...

【专利技术属性】
技术研发人员：崔同镐，郑允雄，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR