半导体功率器件、半导体功率器件的分压环结构及其制作方法技术

本发明专利技术提供一种半导体功率器件、半导体功率器件的分压环结构及其制作方法。所述分压环结构包括N型衬底、形成与所述N型衬底上的N型外延层、形成于所述N型外延层上的多条从内到外依序排列的分压环、形成于所述N型外延层上且连接于相邻两条分压环之间的N型深结、及形成于所述N型深结上且连接于相邻两条分压环之间的交替排列的P型浅结及N型浅结。

【技术实现步骤摘要】
半导体功率器件、半导体功率器件的分压环结构及其制作方法
本专利技术涉及半导体功率器件
，特别地，涉及一种半导体功率器件、半导体功率器件的分压环结构及其制作方法。
技术介绍
半导体功率器件的最重要性能就是阻断高压，器件经过设计可以在PN结，金属-半导体接触，MOS界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在器件边缘设计分压结构，减少有源区(元胞区)边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使器件的边缘和内部同时发生击穿。目前，场限环技术是半导体功率器件中普遍采用的一种分压技术，工艺简单，可以和有源区一起扩散形成，无需增加工艺步骤，主结与场限环的间距，结深，环的宽度及个数都会影响到击穿电压的大小，通常情况下，环的个数越多，可以承受的击穿电压越高，但同时环的个数越多，占用芯片面积也就越大，这对芯片面积的浪费是不可避免的。因此，在基本不增加芯片面积的情况下，提高半导体功率器件的耐压性能是一个重要的课题。
技术实现思路
本专利技术的其中一个目的在于为解决上述问题而提供一种半导体功率器件、半导体功率器件的分压环结构及其制作方法。一种半导体功率器件的分压环结构，其包括N型衬底、形成与所述N型衬底上的N型外延层、形成于所述N型外延层上的多条从内到外依序排列的分压环、形成于所述N型外延层上且连接于相邻两条分压环之间的N型深结、及形成于所述N型深结上且连接于相邻两条分压环之间的交替排列的P型浅结及N型浅结。在一种实施方式中，所述P型浅结与所述N型浅结具有相同的离子注入剂量及结深。在一种实施方式中，所述P型浅结与所述N型浅结具有相同的离子注入剂量均在1E13至5E14的范围内，所述P型浅结与所述N型浅结的结深均在5um至6um的范围内。在一种实施方式中，任意相邻两条分压环之间的间距相等。在一种实施方式中，所述分压环包括从内至外依序排列的第一分压环、第二分压环及第三分压环，所述第一分压环与第二分压环之间的P型浅结的数量小于所述第二分压环与所述第三分压环之间的P型浅结的数量。在一种实施方式中，所述第一分压环与所述第二分压环之间的相邻的两个P型浅结之间的间距小于所述第二分压环与所述第三分压环之间的相邻的两个P型浅结之间的间距。在一种实施方式中，所述第一分压环与所述第二分压环之间的P型浅结与所述第二分压环及第三分压环之间的P型浅结错位设置。在一种实施方式中，在相邻两条分压环之间，所述N型浅结的宽度大于所述P型浅结的宽度。一种半导体功率器件，其包括有源区及位于所述有源区外围的分压环结构，其特征在于：所述分压环结构采用上述任意一种分压环结构。一种上述任意一种半导体功率器件的分压环结构的制作方法，其包括以下步骤：提供具有N型衬底的N型外延层，在所述N型外延层上形成N型深结；在所述N型深结中形成多条贯穿所述N型深结并延伸至所述N型外延层表面的多条分压环，所述多条分压环由内至外依序排列；在任意相邻两条分压环之间的N型深结表面形成P型浅结，所述P型浅结连接与相邻两条分压环之间；及在任意相邻两条分压环之间的N型深结表面形成与所述P型浅结交替排列的N型浅结。相较于现有技术，本专利技术半导体功率器件、半导体功率器件的分压环结构及其制作方法中，在传统分压环间，插入交替排列的P型浅结与N型浅结，在纵向耐压时，间隔的P型浅结与N型浅结结构可以使得整个分压区域全部耗尽，从而可以使用较小的面积，大大提高耐压。【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：图1为本专利技术一较佳实施方式的半导体功率器件的平面结构示意图。图2为图1所示半导体功率器件的剖面结构示意图。图3为图1所示半导体功率器件的分压环结构的部分平面示意图。图4是图3所示分压环结构的剖面示意图。图5-图9为图3所示半导体功率器件的分压环结构的制作方法的各步骤的平面及剖面结构示意图。【具体实施方式】下面将对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。请参阅图1及图2，图1为本专利技术一较佳实施方式的半导体功率器件的平面结构示意图，图2为图1所示半导体功率器件的剖面结构示意图。所述半导体功率器件可以为MOSFET，其包括有源区、位于所述有源区外围的分压环结构、位于所述分压环结构外围的截止环及位于所述截止环外围的划片道。请参阅图3及图4，图3为图1所示半导体功率器件的分压环结构的部分平面示意图，图4是图3所示分压环结构的剖面示意图。所述分压环结构包括N型衬底、形成与所述N型衬底上的N型外延层、形成于所述N型外延层上的多条从内到外依序排列的分压环(如图所示的第一分压环、第二分压环及第三分压环)、形成于所述N型外延层上且连接于相邻两条分压环之间的N型深结、及形成于所述N型深结上且连接于相邻两条分压环之间的交替排列的P型浅结及N型浅结。可以理解，所述分压环平面形状可以为环形，如方形环，且为P型区域，如P型高掺杂区域，多条分压环同心排布，且多条分压环的环形面积可以沿着远离所述有源区的方向逐渐增大。其中，所述P型浅结与所述N型浅结具有相同的离子注入剂量及结深。具体地，所述P型浅结与所述N型浅结具有相同的离子注入剂量均在1E13至5E14的范围内，即每平方厘米1的13次方的剂量至每平方厘米5的14次方的剂量。所述P型浅结与所述N型浅结的结深均在5um至6um的范围内。进一步地，任意相邻两条分压环之间的间距相等。在相邻两条分压环之间，所述N型浅结的宽度大于所述P型浅结的宽度。所述分压环包括从内至外依序排列的第一分压环、第二分压环及第三分压环，所述第一分压环与第二分压环之间的P型浅结的数量小于所述第二分压环与所述第三分压环之间的P型浅结的数量。所述第一分压环与所述第二分压环之间的相邻的两个P型浅结之间的间距小于所述第二分压环与所述第三分压环之间的相邻的两个P型浅结之间的间距。所述第一分压环与所述第二分压环之间的P型浅结与所述第二分压环及第三分压环之间的P型浅结错位设置。所述半导体功率器件的制作流程大体为：初氧—有源区—分压环结构—截止环—栅氧—多晶—体区—源区—介质层—接触孔—金属层，以下主要结合附图5-9对所述分压环结构的制作方法进行介绍。请参阅图5-图9，图5-图9为图3所示半导体功率器件的分压环结构的制作方法的各步骤的平面及剖面结构示意图。所述制作方法包括以下步骤S1-S4。步骤S1，请参阅图5，提供具有N型衬底的N型外延层，在所述N型外延层上形成N型深结。步骤S2，请参阅图6及图7，其中图6为平面图，图7为剖面图，在所述N型深结中形成多条贯穿所述N型深结并延伸至所述N型外延层表面的多条分压环，所述多条分压环由内至外依本文档来自技高网...

【技术保护点】
一种半导体功率器件的分压环结构，其特征在于：所述分压环结构包括N型衬底、形成与所述N型衬底上的N型外延层、形成于所述N型外延层上的多条从内到外依序排列的分压环、形成于所述N型外延层上且连接于相邻两条分压环之间的N型深结、及形成于所述N型深结上且连接于相邻两条分压环之间的交替排列的P型浅结及N型浅结。

【技术特征摘要】
1.一种半导体功率器件的分压环结构，其特征在于：所述分压环结构包括N型衬底、形成与所述N型衬底上的N型外延层、形成于所述N型外延层上的多条从内到外依序排列的分压环、形成于所述N型外延层上且连接于相邻两条分压环之间的N型深结、及形成于所述N型深结上且连接于相邻两条分压环之间的交替排列的P型浅结及N型浅结。2.如权利要求1所述的半导体功率器件的分压环结构，其特征在于：所述P型浅结与所述N型浅结具有相同的离子注入剂量及结深。3.如权利要求1所述的半导体功率器件的分压环结构，其特征在于：所述P型浅结与所述N型浅结具有相同的离子注入剂量均在1E13至5E14的范围内，所述P型浅结与所述N型浅结的结深均在5um至6um的范围内。4.权利要求1所述的半导体功率器件的分压环结构，其特征在于：任意相邻两条分压环之间的间距相等。5.如权利要求1所述的半导体功率器件的分压环结构，其特征在于：所述分压环包括从内至外依序排列的第一分压环、第二分压环及第三分压环，所述第一分压环与第二分压环之间的P型浅结的数量小于所述第二分压环与所述第三分压环之间的P型浅结的数量。6.如权利要求5所述的半导体功率器件的分压环结构，其特征在于：...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：深圳市晶特智造科技有限公司，
类型：发明
国别省市：广东,44