半导体功率器件的超结结构及其制作方法技术

一种半导体功率器件的超结结构包括N型衬底、形成于N型衬底上的N型外延、形成于N型外延表面的第一沟槽与第二沟槽、位于N型外延中的第一沟槽下方的第三沟槽、位于N型外延中的第四沟槽、位于第三沟槽与第四沟槽表面的P型掺杂区、位于第三、第四沟槽中且P型掺杂区表面及第一及第二沟槽侧壁的多晶硅、形成于N型外延上及第一及第二沟槽中的P型外延、形成于第一与第二沟槽之间的N型外延表面的N型外延层、形成于P型外延表面且邻近N型外延层两侧的第一、第二N型注入区、形成于N型外延层上的氧化硅与多晶硅层、形成于P型外延层、N型注入区与多晶硅上的介质层、贯穿介质层的第一、第二通孔。

【技术实现步骤摘要】
半导体功率器件的超结结构及其制作方法
本专利技术涉及半导体器件
，特别地，涉及一种半导体功率器件的超结结构及其制作方法。
技术介绍
超结/半超结器件，如沟槽型垂直双扩散场效应晶体管(VDMOS)的漏源两极分别在器件的两侧,使电流在器件内部垂直流通,增加了电流密度,改善了额定电流,单位面积的导通电阻也较小，是一种用途非常广泛的功率器件。传统功率MOSFET通常采用VDMOS结构,为了承受高耐压,需降低漂移区掺杂浓度或者增加漂移区厚度,这带来的直接后果是导通电阻急剧增大。一般传统功率MOSFET的导通电阻与击穿电压呈2.5次方关系,这个关系被称为“硅极限”。“超结”VDMOS基于电荷补偿原理，使器件的导通电阻与击穿电压呈1.32次方关系,很好地解决了导通电阻和击穿电压之间的矛盾。和传统功率VDMOS结构相比,超结MOSFET采用交替的P-N-结构替代传统功率器件中低掺杂漂移层作为电压维持层。超结MOSFET的本质是利用在漂移区中插入的P区(对N沟器件而言)所产生的电场对N区进行电荷补偿,达到提高击穿电压并降低导通电阻的目的。超结MOSFET的是利用复合缓冲层里面交替的N柱和P柱进行电荷补偿,使P区和N区相互耗尽，形成理想的平顶电场分布和均匀的电势分布，从而达到提高击穿电压并降低导通电阻的目的。要达到理想的效果，其前提条件就是电荷平衡。因此，超结技术从诞生开始，它的制造工艺就是围绕如何制造电荷平衡的N柱和P柱进行的。目前使用的制造技术主要有：多次外延和注入技术，深槽刻蚀和填槽技术。然而，如何提高半导体功率器件的超结结构的器件性能(如击穿电压等)、降低了器件制造难度和制造成本是业界的重要课题。
技术实现思路
本专利技术的其中一个目的在于为解决上述至少一个技术问题而提供一种半导体功率器件的超结结构及其制作方法。一种半导体功率器件的超结结构，其包括N型衬底、形成于所述N型衬底上的N型外延、形成于所述N型外延表面的第一沟槽与第二沟槽、位于所述N型外延中的所述第一沟槽下方的与所述第一沟槽连通的第三沟槽、位于所述N型外延中的所述第二沟槽下方的与所述第二沟槽连通的第四沟槽、位于所述第三沟槽与第四沟槽表面的P型掺杂区、位于所述第三、第四沟槽中且所述P型掺杂区表面及所述第一及第二沟槽侧壁的多晶硅、形成于所述N型外延上及所述第一及第二沟槽中的P型外延、形成于所述第一与第二沟槽之间的N型外延表面的N型外延层、形成于所述P型外延表面且邻近所述N型外延层两侧的第一、第二N型注入区、形成于所述N型外延层上及邻近所述N型外延的部分P型外延层与部分两个N型注入区上的依次设置的氧化硅与多晶硅层、形成于所述P型外延层、所述N型注入区与所述多晶硅上的介质层、贯穿所述介质层且对应第一沟槽上的P型外延层及第一N型注入区的第一通孔及对应所述第二沟槽上的P型外延层及第二N型注入区的第二通孔，其中所述P型体区的P型离子的掺杂浓度比所述P型扩散层的P型离子的掺杂浓度高。在一种实施方式中，所述超结结构还包括第一金属层，所述第一金属层位于所述介质层远离所述P型外延层一侧，所述第一金属层经由所述第一通孔与第二通孔连接所述P型外延层及所述N型注入区。在一种实施方式中，所述超结结构还包括第二金属层，所述第二金属层位于所述N型衬底远离所述N型外延的表面。在一种实施方式中，所述第一沟槽及第二沟槽的位置分别与所述第一通孔及第二通孔的位置对应。在一种实施方式中，所述第三沟槽的深度大于所述第一沟槽的深度，所述第四沟槽的深度大于所述第二沟槽的深度。在一种实施方式中，所述第三沟槽邻近所述第一沟槽的部分的沟槽宽度大于所述第一沟槽的宽度，所述第三沟槽的沟槽宽度还沿着远离所述第一沟槽的方向逐渐减小；所述第四沟槽邻近所述第二沟槽的部分的沟槽宽度大于所述第二沟槽的宽度，所述第四沟槽的沟槽宽度还沿着远离所述第二沟槽的方向逐渐减小。在一种实施方式中，所述N型外延层的掺杂浓度大于所述N型外延。一种半导体功率器件的超结结构的制作方法，其包括以下步骤：提供具有N型衬底的N型外延，在所述N型外延表面依次形成第一氮化硅、氧化硅、第一光刻胶机第二光刻胶，其中所述第一光刻胶的的感光率较高；使用光罩进行光刻曝光，通过调整光刻曝光条件使得所述第一光刻胶的曝光宽度大于所述第二光刻胶的曝光宽度；使用所述第一、第二光刻胶作为掩膜刻蚀所述氧化硅及第一氮化硅从而形成贯穿所述第一氧化硅及第二氮化硅的两个开口；去除所述第一、第二光刻胶，利用所述两个开口刻蚀所述N型外延从而形成对应所述两个开口的第一沟槽与第二沟槽；在所述氧化硅及所述第一沟槽及第二沟槽的底部及侧壁形成第二氮化硅；去除所述氧化硅表面及所述第一及第二沟槽底部的第二氮化硅，所述第一及第二沟槽侧壁的第二氮化硅被保留；进行湿法刻蚀去除所述氧化硅层且在所述第一沟槽下方的N型外延中形成第三沟槽、在第二沟槽下方的N型外延中形成第四沟槽；进行P型扩散，从而在所述第三沟槽及第四沟槽内壁形成P型掺杂区；在所述第一、第二、第三及第四沟槽中及所述第一氮化硅上形成第一多晶硅；进行湿法刻蚀去除所述第三、第四沟槽中的部分第一多晶硅、所述第一、第二沟槽中的第一多晶硅、及所述第一氮化硅上方的第一多晶硅；在所述第三、第四沟槽的第一多晶硅上、所述第一、第二沟槽中、所述第一氮化硅上形成第二多晶硅；进行湿法刻蚀去除所述第一氮化硅、所述第一氮化硅上的第二多晶硅、所述第一、第二沟槽中的第二氮化硅及第二多晶硅；在所述第一、第二沟槽中、所述N型外延上形成P型外延层；刻蚀所述P型外延层形成贯穿所述P型外延层且对应所述第一及第二沟槽之间的N型外延的开口；在所述开口中及所述P型外延层上形成N型外延层；去除所述P型外延层上的N型外延层；形成位于所述P型外延表面且邻近所述N型外延层两侧的第一、第二N型注入区，形成位于所述N型外延层上及邻近所述N型外延的部分P型外延层与部分两个N型注入区上的依次设置的氧化硅与多晶硅层，形成位于所述P型外延层、所述N型注入区与所述多晶硅上的介质层，形成贯穿所述介质层且对应第一沟槽上的P型外延层及第一N型注入区的第一通孔及对应所述第二沟槽上的P型外延层及第二N型注入区的第二通孔，其中所述P型体区的P型离子的掺杂浓度比所述P型扩散层的P型离子的掺杂浓度高。在一种实施方式中，所述制作方法还包括以下步骤：形成第一金属层，所述第一金属层位于所述介质层远离所述P型外延层一侧，所述第一金属层经由所述介质孔连接所述P型外延层及所述N型注入区。在一种实施方式中，所述制作方法还包括以下步骤：形成第二金属层，所述第二金属层位于所述N型衬底远离所述N型外延的表面。本专利技术采用了提出一种适用于IGBT和VDMOS的半导体功率器件的超结结构及其制作方法,所述半导体功率器件的超结结构采用新设计的双层结构，其中上层超结结构(如上层的P型体区与下层的P型掺杂区)的掺杂浓度较高；而下层超结结构的掺杂浓度较低。下层超结结构为梯形沟槽填充形成，提高了器件击穿电压。【附图说明】为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：图1是本文档来自技高网...

【技术保护点】
一种半导体功率器件的超结结构，其特征在于：所述超结结构包括N型衬底、形成于所述N型衬底上的N型外延、形成于所述N型外延表面的第一沟槽与第二沟槽、位于所述N型外延中的所述第一沟槽下方的与所述第一沟槽连通的第三沟槽、位于所述N型外延中的所述第二沟槽下方的与所述第二沟槽连通的第四沟槽、位于所述第三沟槽与第四沟槽表面的P型掺杂区、位于所述第三、第四沟槽中且所述P型掺杂区表面及所述第一及第二沟槽侧壁的多晶硅、形成于所述N型外延上及所述第一及第二沟槽中的P型外延、形成于所述第一与第二沟槽之间的N型外延表面的N型外延层、形成于所述P型外延表面且邻近所述N型外延层两侧的第一、第二N型注入区、形成于所述N型外延层上及邻近所述N型外延的部分P型外延层与部分两个N型注入区上的依次设置的氧化硅与多晶硅层、形成于所述P型外延层、所述N型注入区与所述多晶硅上的介质层、贯穿所述介质层且对应第一沟槽上的P型外延层及第一N型注入区的第一通孔及对应所述第二沟槽上的P型外延层及第二N型注入区的第二通孔，其中所述P型体区的P型离子的掺杂浓度比所述P型扩散层的P型离子的掺杂浓度高。

【技术特征摘要】
1.一种半导体功率器件的超结结构，其特征在于：所述超结结构包括N型衬底、形成于所述N型衬底上的N型外延、形成于所述N型外延表面的第一沟槽与第二沟槽、位于所述N型外延中的所述第一沟槽下方的与所述第一沟槽连通的第三沟槽、位于所述N型外延中的所述第二沟槽下方的与所述第二沟槽连通的第四沟槽、位于所述第三沟槽与第四沟槽表面的P型掺杂区、位于所述第三、第四沟槽中且所述P型掺杂区表面及所述第一及第二沟槽侧壁的多晶硅、形成于所述N型外延上及所述第一及第二沟槽中的P型外延、形成于所述第一与第二沟槽之间的N型外延表面的N型外延层、形成于所述P型外延表面且邻近所述N型外延层两侧的第一、第二N型注入区、形成于所述N型外延层上及邻近所述N型外延的部分P型外延层与部分两个N型注入区上的依次设置的氧化硅与多晶硅层、形成于所述P型外延层、所述N型注入区与所述多晶硅上的介质层、贯穿所述介质层且对应第一沟槽上的P型外延层及第一N型注入区的第一通孔及对应所述第二沟槽上的P型外延层及第二N型注入区的第二通孔，其中所述P型体区的P型离子的掺杂浓度比所述P型扩散层的P型离子的掺杂浓度高。2.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述超结结构还包括第一金属层，所述第一金属层位于所述介质层远离所述P型外延层一侧，所述第一金属层经由所述第一通孔与第二通孔连接所述P型外延层及所述N型注入区。3.如权利要求2所述的半导体功率器件的超结结构，其特征在于：所述超结结构还包括第二金属层，所述第二金属层位于所述N型衬底远离所述N型外延的表面。4.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述第一沟槽及第二沟槽的位置分别与所述第一通孔及第二通孔的位置对应。5.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述第三沟槽的深度大于所述第一沟槽的深度，所述第四沟槽的深度大于所述第二沟槽的深度。6.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述第三沟槽邻近所述第一沟槽的部分的沟槽宽度大于所述第一沟槽的宽度，所述第三沟槽的沟槽宽度还沿着远离所述第一沟槽的方向逐渐减小；所述第四沟槽邻近所述第二沟槽的部分的沟槽宽度大于所述第二沟槽的宽度，所述第四沟槽的沟槽宽度还沿着远离所述第二沟槽的方向逐渐减小。7.如权利要求1所述的半导体功率器件的超结结构，其特征在于：所述N型外延层的掺杂浓度大于所述N型外延。8.一种半导体功率器件的超结结构的制作方法，其特征在于：所述制作方法包括以下步骤：提供具有N型衬底的N型外延，在所述N型外延表面依次形成第一氮化硅、氧化...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：深圳迈辽技术转移中心有限公司，
类型：发明
国别省市：广东,44