半导体器件及其制造方法技术

本发明专利技术涉及一种半导体器件，包括布置在n+型碳化硅衬底的第一表面上的多个n型柱区和n‑型外延层；布置在多个n型柱区和n‑型外延层上的p型外延层和n+区；穿过n+区和p型外延层并布置在多个n型柱区和n‑型外延层上的沟槽；布置在沟槽内的栅极绝缘膜；布置在栅极绝缘膜上的栅电极；布置在栅电极上的氧化膜；布置在p型外延层，n+区，和氧化膜上的源极电极；以及布置在n+型碳化硅衬底的第二表面上的漏极电极，其中沟槽的每个角部接触对应的n型柱区。

【技术实现步骤摘要】
半导体器件及其制造方法相关申请的交叉参考本申请要求韩国专利申请No.10-2012-0148602的优先权和权益，该专利申请在2012年12月18日在韩国专利知识产权局提出申请，全部内容包括在此处以供参考。
本专利技术涉及包括碳化硅（SiC）的半导体器件及其制造方法。
技术介绍
近期趋势向大尺寸和大容量的应用装置不断发展，一种具有高击穿电压，高电流容量，和高速转换特征的功率半导体器件已经成为必然。因此对使用碳化硅（SiC）的MOSFET（金属氧化物半导体场效应晶体管），而不是使用硅的传统MOSFET，进行了大量的研究和开发。具体地，开发了垂直沟槽MOSFET。MOSFET是功率半导体器件的数字和模拟电路中一种最普通的电场晶体管。对于使用碳化硅的MOSFET，二氧化硅（SiO2）充当栅极绝缘膜。对于沟槽内设有栅极绝缘膜的垂直沟槽的MOSFET，二氧化硅膜与碳化硅之间的界面状态并不好，并且其影响了流经MOSFET的沟道的电子流和电流，因此减小了电子迁移率并增加了MOSFET的导通电阻。上述在
技术介绍
部分公开的信息仅用于加强本公开的理解，并且因此一种可包含非相关技术的信息。
技术实现思路
本专本文档来自技高网...

【技术保护点】
一种半导体器件，其包括：布置在n+型碳化硅衬底的第一表面上的n‑型外延层和多个n型柱区；布置在所述多个n型柱区和所述n‑型外延层上的p型外延层和n+区；穿过所述n+区和p型外延层并布置在所述多个n型柱区和所述n‑型外延层上的沟槽；布置在所述沟槽内的栅极绝缘膜；布置在所述栅极绝缘膜上的栅电极；布置在所述栅电极上的氧化膜；布置在所述p型外延层，所述n+区，和所述氧化膜上的源极电极；以及布置在所述n+型碳化硅衬底的第二表面上的漏极电极，其中所述沟槽的每个角部与对应的n型柱区接触。

【技术特征摘要】
2012.12.18 KR 10-2012-01486021.一种半导体器件，其包括：布置在n+型碳化硅衬底的第一表面上的n-型外延层和多个n型柱区；布置在所述多个n型柱区和所述n-型外延层上的p型外延层和n+区；穿过所述n+区和p型外延层并布置在所述多个n型柱区和所述n-型外延层上的沟槽；布置在所述沟槽内的栅极绝缘膜；布置在所述栅极绝缘膜上的栅电极；布置在所述栅电极上的氧化膜；布置在所述p型外延层，所述n+区，和所述氧化膜上的源极电极；以及布置在所述n+型碳化硅衬底的第二表面上的漏极电极，其中所述沟槽的每个角部与对应的n型柱区接触。2.根据权利要求1所述的半导体器件，其中所述多个n型柱区的掺杂浓度高于所述n-型外延层的掺杂浓度。3.一种制造半导体器件的方法，所述方法包括：在n+型碳化硅衬底的第一表面上形成第一缓冲层图案从而露出所述n+型碳化硅衬底的第一表面的第一部分；通过在所述n+型碳化硅衬底的第一表面的第一部分上的第一外延生长形成多个n型柱区；移除所述第一缓冲层图案从而露出所述n+型碳化硅衬底的第...

【专利技术属性】
技术研发人员：李钟锡，洪坰国，千大焕，郑永均，
申请(专利权)人：现代自动车株式会社，
类型：发明
国别省市：韩国,KR