一种应用于超高速模数装换器的采样保持电路制造技术

本发明专利技术公开了一种应用于超高速模数装换器的采样保持电路。电路共由4个电容、38个电阻和47个npn管组成，可以分为：输入缓冲模块(M1)，采样保持模块(M2、M3)和输出缓冲模块(M4)。M1是输入缓冲电路，可以把高速的输入信号和采样电容Ch隔离，同时也能提高输入信号的驱动能力和电路的无杂散动态范围的大小，有效降低电路的三次谐波失真；M2(M3)是采样保持模块，可以分为采样阶段和保持阶段，也是采样保持电路的核心模块；M4是输出缓冲电路，可以增大输出电流驱动后级电路并有效降低电路的三次谐波失真，减小总的谐波失真，提高信号噪声失真比和实际有效位数。本发明专利技术可以提高采样保持电路的采样率，同时拥有较高的精度和较好的线性度。

【技术实现步骤摘要】
一种应用于超高速模数装换器的采样保持电路
本专利技术属于模数转换器设计领域，涉及一种应用于超高速的模数装换器的采样保持电路。
技术介绍
模数转换器是许多电子系统的关键模块，而采样保持电路又是影响模数转换器性能的重要的子模块。在高速电路系统中，超高速模数转换器广泛应用，同时对超高速模数转换器的需求也逐渐增大，而采样保持电路作为影响超高速模数转换器性能的子模块，它的速度和精度也在不断提高。近年来，利用SiGeHBT工艺和InPHBT工艺设计高速、高精度的采样保持电路成为研究超高速的模数转换器的发展趋势。传统的MOS工艺实现的采样保持电路的集成度高，功耗也比较低，但是它的速度很难达到几十GS/s以上，同时它的线性度也比较差。因此为了提高采样保持电路的速度和线性度，有必要研究使用HBT工艺实现的超高速采样保持电路。
技术实现思路
针对传统MOS工艺实现的采样保持电路的速度和线性度不高的缺点，本专利技术提出一种应用于超高速的模数装换器的采样保持电路(采样率达到10GS/s)。本专利技术通过使用SiGeHBT工艺实现了超高速采样保持电路，改进的输出缓冲电路结构有效降低了电路的三次谐波失真，从而提高了电路的无杂散动态范围(SFDR)和线性度，同时也提高了电路的信号噪声失真比(SNDR)。本专利技术解决了超高速的模数转换器对于采样保持电路高速性能的要求。为实现上述目的，本专利技术采用的技术方案是一种应用于超高速模数装换器的采样保持电路，具体包括以下三个模块：(1)M1是输入缓冲电路，由12个电阻、8个npn三极管和4个二极管连接的npn三极管组成，差分输入信号分别从三极管npn5和npn6的基极进入，经过输入缓冲电路缓冲后，分别从三极管npn1和npn2的集电极、三极管npn3和npn4的集电极进入到M2、M3的电路模块中；(2)M2和M3是采样保持电路，由8个电阻、6个npn三极管、7个二极管连接的npn三极管、1个采样电容Ch和1个补偿电容C1组成，M2、M3通过两相不交叠的时钟信号控制采样保持电路的两种工作模式：采样模式和保持模式，M2和M3完全对称；(3)M4是输出缓冲电路，由10个电阻、6个npn三极管和3个二极管连接的npn三极管组成，差分输入信号经过M1、M2、M3后，通过三极管npn21、npn22的基极进入到M4输出缓冲电路中，经过一级缓冲电路后，信号从三极管npn23、npn24的集电极输出，即整个采样保持电路的输出信号。进一步，采样保持电路模块M2的工作过程为：当时钟跟踪信号P_track电平为高、时钟保持信号P_hold电平为低时，M2工作在采样模式，此时三极管npn13、npn9、npn11导通，三极管npn14、npn10、npn12断开；当时钟保持信号P_hold电平为高、时钟跟踪信号P_track电平为低时，M2工作在保持模式，此时三极管npn14、npn10、npn12导通，三极管npn13、npn9、npn11断开。进一步，采样保持电路模块M3的工作过程为：当时钟跟踪信号P_track电平为高、时钟保持信号P_hold电平为低时，M3工作在采样模式，此时三极管npn20、npn16、npn18导通，三极管npn19、npn15、npn17断开；当时钟保持信号P_hold电平为高、时钟跟踪信号P_track电平为低时，M3工作在保持模式，此时三极管npn19、npn15、npn17导通，三极管npn20、npn16、npn18断开。所述M4中的输出缓冲电路的级数可以根据不同需求增加。所述M4中的输出缓冲电路的级数为两级或三级。与现有技术相比，本专利技术具有的有益效果：1.本专利技术可以提高采样保持电路的采样率：采用120nm的SiGeHBT工艺可以使得采样保持电路的采样率达到10GS/s。2.本专利技术提出的采样保持模块可以改善采样保持电路的线性度，提高电路的无杂散动态范围(SFDR)的大小：当采样率为10GS/s，输入信号频率为4.7GHz时，电路的SFDR＝71dB；当采样率为10GS/s，输入信号频率为214MHz时，电路的SFDR＝78dB。所以本专利技术的电路的SFDR>71dB，明显高于传统的MOS工艺实现的高速的采样保持电路的SFDR的大小。3.本专利技术提出的输出缓冲模块可以提高采样保持电路的信号噪声失真比(SNDR)和实际有效位数(ENOB)：本专利技术采用了改进的输入缓冲和输出缓冲电路，降低了电路的三次谐波失真，而三次谐波在本电路中的幅度要明显大于除基波以外的其他谐波，从而提高了采样保持电路的信号噪声失真比和电路的实际有效位数。附图说明图1为本专利技术提出的完整的采样保持电路的原理图。图2为本专利技术提出的(采样率为10GS/s，输入信号频率为214MHz)采样保持电路的波形图和频谱图。图3为本专利技术提出的(采样率为10GS/s，输入信号频率为4.7GHz)采样保持电路的波形图和频谱图。具体实施方式以下结合说明书附图对本专利技术作进一步的详细说明。本专利技术采样保持电路可以达到超高速的实质是采用的材料不一样，异质结双极型晶体管(HBT)在基区掺入其它化学元素，减小能带宽度，提高发射效率，基区重掺杂可减小基区渡越时间，提高截止频率fT，这是HBT工艺在高速高频电路设计方面广泛应用的原因。如图1所示，本专利技术提出的采样保持电路通过输入缓冲模块先对高速的输入信号进行缓冲，隔离输入信号和采样电容Ch，避免高速的输入信号与后面的采样电容Ch上的信号发生耦合，影响整个电路的性能。电路的采样保持模块通过两相不交叠的时钟信号控制了采样保持电路的两种工作模式：采样模式和保持模式。在采样模式下，时钟跟踪信号P_track的电平为高，时钟保持信号P_hold的电平为低，采样电容Ch快速充电，输出信号跟随输入信号变化；在保持模式下，时钟保持信号P_hold的电平为高，时钟跟踪信号P_track的电平为低，输出信号保持为固定值，该值是是前面采样阶段的采样电容Ch保持的信号。采样保持模块的输出信号再经过输出缓冲模块，隔离最终的输出信号与采样电容Ch。本专利技术提出的完整的采样保持电路的原理图如图1所示。该电路共由4个电容、38个电阻和47个npn管组成，可以分为三个电路模块：输入缓冲模块(M1)，采样保持模块(M2、M3)和输出缓冲模块(M4)。M1是输入缓冲电路，由12个电阻、8个npn三极管和4个二极管连接的npn三极管组成，具体包括：电阻r1(2个)、r2(2个)、r3(2个)、r4(2个)、r5(2个)、r6(2个)；npn三极管npn1、npn2、npn3、npn4、npn5、npn6、npn7、npn8；二极管连接的npn三极管D1、D2、D3、D4。M2(M3)是采样保持电路，由8个电阻、6个npn三极管、7个二极管连接的npn三极管、1个采样电容Ch和1个补偿电容C1组成，M2具体包括：电阻re1(2个)、re2(2个)、re3(2个)、re4(2个)；npn三极管npn9、npn10、npn11、npn12、npn13、npn14；二极管连接的npn三极管D5、D6、D7、D8、D9、D10。M3具体包括：电阻re1(2个)、re2(2个)、re3(2个)、re4(2个)；npn三极管npn15、npn16、npn1本文档来自技高网...

【技术保护点】
一种应用于超高速模数装换器的采样保持电路，其特征在于电路包括以下三个模块：(1)M1是输入缓冲电路，由12个电阻、8个npn三极管和4个二极管连接的npn三极管组成，差分输入信号分别从三极管npn5和npn6的基极进入，经过输入缓冲电路缓冲后，分别从三极管npn1和npn2的集电极、三极管npn3和npn4的集电极进入到M2、M3的电路模块中；(2)M2和M3是采样保持电路，由8个电阻、6个npn三极管、7个二极管连接的npn三极管、1个采样电容Ch和1个补偿电容C1组成，M2、M3通过两相不交叠的时钟信号控制采样保持电路的两种工作模式：采样模式和保持模式，M2和M3完全对称；(3)M4是输出缓冲电路，由10个电阻、6个npn三极管和3个二极管连接的npn三极管组成，差分输入信号经过M1、M2、M3后，通过三极管npn21、npn22的基极进入到M4输出缓冲电路中，经过一级缓冲电路后，信号从三极管npn23、npn24的集电极输出，即整个采样保持电路的输出信号。

【技术特征摘要】
1.一种应用于超高速模数装换器的采样保持电路，其特征在于电路包括以下三个模块：(1)M1是输入缓冲电路，由12个电阻、8个npn三极管和4个二极管连接的npn三极管组成，差分输入信号分别从三极管npn5和npn6的基极进入，经过输入缓冲电路缓冲后，分别从三极管npn1和npn2的集电极、三极管npn3和npn4的集电极进入到M2、M3的电路模块中；(2)M2和M3是采样保持电路，由8个电阻、6个npn三极管、7个二极管连接的npn三极管、1个采样电容Ch和1个补偿电容C1组成，M2、M3通过两相不交叠的时钟信号控制采样保持电路的两种工作模式：采样模式和保持模式，M2和M3完全对称；(3)M4是输出缓冲电路，由10个电阻、6个npn三极管和3个二极管连接的npn三极管组成，差分输入信号经过M1、M2、M3后，通过三极管npn21、npn22的基极进入到M4输出缓冲电路中，经过一级缓冲电路后，信号从三极管npn23、npn24的集电极输出，即整个采样保持电路的输出信号。2.根据权利要求1所述的应用于超高速模数装换器的采样保持电路，其特征在于采样保持电路模块M2的工作过程为：当时钟跟踪信号P_track电平为高、时钟保持信号P_ho...

【专利技术属性】
技术研发人员：沈宇，张翼，杨彦辉，
申请(专利权)人：南京邮电大学，
类型：发明
国别省市：江苏,32