级联查找表（LUT）进位逻辑电路制造技术

在一个示例中，一种用于可编程集成电路(IC)的可配置逻辑元件包括第一查找表(LUT)(302‑0)、第二查找表(302‑1)以及第一和第二级联多路复用器(3220、322‑1)，所述第一查找表包括第一输入和第一输出、以及耦接在所述第一输入与所述第一输出之间的第一求和逻辑(312‑0)和第一进位逻辑(310‑0)；所述第二查找表包括第二输入和第二输出、以及耦接在所述第二输入与所述第二输出之间的第二求和逻辑(312‑1)；所述第一和第二级联多路复用器分别耦接至所述第一和第二查找表，所述第二级联多路复用器的输入耦接至所述第一查找表中的所述第一进位逻辑的输出。

Cascaded lookup table (LUT) carry logic circuit

In one example, a configurable logic element for a programmable integrated circuit (IC) includes a first lookup table (LUT) (302), a second look-up table (302, 1), and a first and second cascaded multiplexers (3220, 322), which include a first input and a first output, and coupled to the first input and the first input. The first sum between the first output and the logic (312) and the first carry logic (310); the second look-up table includes a second input and second output, and a second summing logic (312 stasis 1) coupled between the second input and the second output; the first and second cascade multiplexers are coupled to each other, respectively. Referring to the first and second lookup tables, the input of the second cascade multiplexer is coupled to the output of the first carry logic in the first lookup table.

【技术实现步骤摘要】
【国外来华专利技术】级联查找表(LUT)进位逻辑电路
本公开的示例大体涉及电子电路，且更具体来讲，涉及一种级联查找表(LUT)进位逻辑电路。
技术介绍
可编程集成电路(IC)通常用于根据用户可配置的输入实现数字逻辑运算。示例性可编程集成电路包括复杂可编程逻辑器件(CPLD)和现场可编程门阵列(FPGA)。CPLD通常包括若干基于具有积和(sum-of-products)逻辑的可编程逻辑阵列(PLA)架构的功能块。可配置的互连矩阵在功能块之间传输信号。一种类型的FPGA包括可编程单元块阵列。可编程单元块包括各种类型的逻辑块，其可包括，例如输入/输出块(IOB)、可配置逻辑块(CLB)、专用随机存取存储块(BRAM)、乘法器、数字信号处理块(DSP)、处理器、时钟管理器、延迟锁定环(DLL)、总线或网络接口(如外围组件互连高速(PCIe)和以太网等)。每个可编程单元块通常包括可编程互连和可编程逻辑。可编程互连通常包括由可编程互连点(PIP)互连的大量不同长度的互连线。可编程逻辑使用可编程元件来实现用户设计的逻辑，所述可编程元件可包括，例如函数发生器、寄存器、算术逻辑等等。
技术实现思路
本公开描述了一种级联查找表(LUT)进位逻辑电路。在一个示例中，一种用于可编程集成电路(IC)的可配置逻辑元件包括第一查找表(LUT)、第二查找表、以及第一和第二级联多路复用器，所述第一查找表包括第一输入和第一输出、以及耦接在所述第一输入与所述第一输出之间的第一求和逻辑和第一进位逻辑；所述第二查找表包括第二输入和第二输出、以及耦接在所述第二输入与所述第二输出之间的第二求和逻辑；所述第一和第二级联多路复用器分别耦接至所述第一和第二查找表，所述第二级联多路复用器的输入耦接至所述第一查找表中的所述第一进位逻辑的输出。在另一个示例中，一种可编程集成电路(IC)包括配置存储器和耦接至所述配置存储器的多个可配置逻辑元件。所述多个可配置逻辑元件中的每个包括第一查找表(LUT)、第二查找表、以及第一和第二级联多路复用器，所述第一查找表包括第一输入和第一输出、以及耦接在所述第一输入与所述第一输出之间的第一求和逻辑和第一进位逻辑；所述第二查找表包括第二输入和第二输出、以及耦接在所述第二输入与所述第二输出之间的第二求和逻辑；所述第一和第二级联多路复用器分别耦接至所述第一和第二查找表，所述第二级联多路复用器的输入耦接至所述第一查找表中的所述第一进位逻辑的输出。在另一个示例中，一种配置可编程集成电路(IC)的方法包括：配置可配置逻辑元件中的第一查找表(LUT)以计算第一总和，所述第一查找表包括第一输入和第一输出、以及耦接在所述第一输入与所述第一输出之间的第一求和逻辑和第一进位逻辑；配置所述可配置逻辑元件中的第二查找表以计算第二总和，所述第二查找表包括第二输入和第二输出、以及耦接在所述第二输入与所述第二输出之间的第二求和逻辑；以及配置级联多路复用器以将所述第一查找表中的所述第一进位逻辑的输出耦接至所述第二查找表中的所述第二求和逻辑的输入。在另一个示例中，描述了一种查找表(LUT)级联电路。在一个示例中，一种用于可编程集成电路(IC)的查找表包括多个输入端和耦接至所述可编程集成电路中的至少一个其他查找表的级联输入。所述查找表进一步包括查找表逻辑，所述查找表逻辑具有各自耦接至一组公共输入端的多个查找表。所述查找表进一步包括多个多路复用器和输出多路复用器，所述多个多路复用器具有耦接至所述多个查找表的输出的输入，所述输出多路复用器具有耦接至所述多个多路复用器的输出的输入。所述查找表进一步包括多个级联多路复用器，所述多个级联多路复用器各自具有耦接至所述多个多路复用器中的相应一个的控制输入的输出，所述多个级联多路复用器中的每个包括多个输入，所述多个输入中的至少一个耦接至所述级联输入。在另一个示例中，一种可编程集成电路包括配置存储器和耦接至所述配置存储器的至少一个可配置逻辑元件(CLE)。所述至少一个可配置逻辑元件包括多个。所述多个查找表中的每个包括输出端和级联输入。所述多个查找表的第一查找表的级联输入耦接至所述多个查找表的第二查找表的输出端。在另一个示例中，一种操作可编程集成电路中查找表的方法包括：将一组公共输入信号耦接至查找表逻辑中的多个查找表；将级联输入耦接至多个级联多路复用器中的每个，所述级联输入耦接至所述可编程集成电路中的至少一个其他查找表；控制所述多个级联多路复用器中的至少一个以选择所述级联输入的信号；以及将所述级联多路复用器的输出耦接至可用于在所述查找表逻辑中的多个查找表的输出之中进行选择的多路复用器逻辑。参考以下详细描述可以理解这些和其他方面。附图说明为了能够详细理解上述特征的方式，可以通过参考示例实施方式来获得上面简要概述的更具体的描述，其中一些示例性实施方式在附图中示出。然而，应当理解，附图仅示出了典型的示例性实施方式，因此不被认为是对其范围的限制。图1A示出了FPGA的示例性架构。图1B是根据一个示例，示出图1中FPGA的较高级视图的方框图。图2是示出图1中FPGA的可编程结构的平面布置图的方框图。图3是根据一个示例，示出可配置逻辑元件的方框图。图4是根据另一个示例，示出可配置逻辑元件的方框图。图5是根据一个示例，示出一种配置可编程集成电路(IC)的方法的流程图。图6是示出图1A-1B中FPGA的可编程结构的平面布置图一部分的方框图。图7是根据一个示例，示出查找表的方框图。图8是示出包括实施宽组合函数的查找表链的示例性电路的方框图。图9是示出包括实施多路复用器的多个查找表的示例性电路500的方框图。图10是根据一个示例，示出一种操作可编程集成电路中查找表的方法的流程图。为了便于理解，在可能的情况下使用相同的附图标记来表示附图中共有的相同元件。预期一个示例的元件可有利地并入其他示例中。具体实施方式以下参考附图描述各种特征。应该注意的是，附图可以或不可以按比例绘制，并且整个附图中，类似结构或功能的元件由相同的附图标记表示。应该指出，这些附图只是为了便于描述这些特征。它们不旨在作为对要求保护的专利技术的详尽描述或作为对要求保护的专利技术的范围的限制。另外，所示实施例不需要具有所示的所有方面或优点。结合特定实施例描述的方面或优点不一定限于该实施例，且可以在任何其他实施例中实施，即使没有如此说明或如果没有如此明确地描述。本公开描述了一种级联查找表(LUT)进位逻辑电路。在一个示例中，一种用于可编程集成电路(IC)(比如FPGA)的可配置逻辑元件(CLE)包括一对查找表(LUT)。第一查找表(LUT)包括第一输入和第一输出、以及耦接在第一输入与第一输出之间的第一求和逻辑和第一进位逻辑。第二查找表包括第二输入和第二输出、以及耦接在第二输入与第二输出之间的第二求和逻辑。可配置逻辑元件包括分别耦接至第一和第二查找表的第一和第二级联多路复用器。第二级联多路复用器的输入耦接至第一查找表中的第一进位逻辑的输出。在另一个示例中，进位逻辑也可并入到查找表对中的第二查找表中。在本文所述的示例性可配置逻辑元件中，求和和进位逻辑并入到可配置逻辑元件的一个或多个查找表中。进位初始化可以由级联多路复用器执行。级联多路复用器可加速通用查找表至查找表直接连接。求和和进位输出的输出都由查找表直接提供。这本文档来自技高网...

【技术保护点】
一种用于可编程集成电路(IC)的可配置逻辑元件，其特征在于，所述可配置逻辑元件包括：第一查找表(LUT)，所述第一查找表包括第一输入和第一输出、以及耦接在所述第一输入与所述第一输出之间的第一求和逻辑和第一进位逻辑；第二查找表，所述第二查找表包括第二输入和第二输出、以及耦接在所述第二输入与所述第二输出之间的第二求和逻辑；以及第一和第二级联多路复用器，所述第一和第二级联多路复用器分别耦接至所述第一和第二查找表，所述第二级联多路复用器的输入耦接至所述第一查找表中的所述第一进位逻辑的输出。

【技术特征摘要】
【国外来华专利技术】2015.09.11 US 14/852,164;2015.09.11 US 14/851,5771.一种用于可编程集成电路(IC)的可配置逻辑元件，其特征在于，所述可配置逻辑元件包括：第一查找表(LUT)，所述第一查找表包括第一输入和第一输出、以及耦接在所述第一输入与所述第一输出之间的第一求和逻辑和第一进位逻辑；第二查找表，所述第二查找表包括第二输入和第二输出、以及耦接在所述第二输入与所述第二输出之间的第二求和逻辑；以及第一和第二级联多路复用器，所述第一和第二级联多路复用器分别耦接至所述第一和第二查找表，所述第二级联多路复用器的输入耦接至所述第一查找表中的所述第一进位逻辑的输出。2.根据权利要求1所述的可配置逻辑元件，其特征在于，所述可配置逻辑元件进一步包括：进位链多路复用器，所述进位链多路复用器耦接至所述第一查找表或所述第二查找表中的至少一个。3.根据权利要求2所述的可配置逻辑元件，其特征在于，所述第二查找表包括第二进位逻辑，并且所述进位链多路复用器的输入耦接至所述第二查找表中所述第二进位逻辑的输出。4.根据权利要求2所述的可配置逻辑元件，其特征在于，所述可配置逻辑元件进一步包括：进位输入，所述进位输入耦接至所述第一级联多路复用器。5.根据权利要求4所述的可配置逻辑元件，其特征在于，所述进位输入进一步耦接至所述进位链多路复用器的输...

【专利技术属性】
技术研发人员：B·C·贾德，S·P·杨，A·S·卡维雅尼，
申请(专利权)人：赛灵思公司，
类型：发明
国别省市：美国,US