用于 FPGA 的测试和配置的系统和方法技术方案

用于FPGA中的查找表(LUT)和可编程路由开关的配置值是通过布置在移位寄存器中的许多触发电路来提供。该移位寄存器可以在工厂测试模式中接收测试值和在操作模式中接收操作配置值(实现客户要求的FPGA的无论什么功能性)。在移位寄存器的一端提供比特流，并且一直计时直到最后一个触发电路接收到其值。还可以在移位寄存器的另一端对值进行计时以与初始的比特流进行比较以便识别所存储的值例如因为辐射暴露的讹误。提出时钟门架构以用于将数据加载到特定所选择的移位寄存器中或者从特定所选择的移位寄存器中读取数据。

Systems and methods for testing and configuration of FPGA

The configuration values for lookup table (LUT) and programmable routing switch in FPGA are provided by many trigger circuits arranged in the shift register. The shift register can receive the test values in the factory test mode and receive the operating configuration values in the operation mode, regardless of the functionality of the FPGA that is required by the customer. A bit stream is provided at one end of the shift register, and it is kept counting until the last trigger circuit receives its value. The values can also be timed at the other end of the shift register to compare with the initial bit stream to identify the stored values, for example, because of the error of radiation exposure. A clock gate architecture is proposed to load data into selected selected shift registers or to read data from selected selected shift registers.

【技术实现步骤摘要】
【国外来华专利技术】用于FPGA的测试和配置的系统和方法
本专利技术涉及可编程的逻辑设备，并且更具体地，涉及现场可编程门阵列设备。
技术介绍
FPGA是一种可编程的逻辑设备。它们通常基于标准可编程逻辑块，所述标准可编程逻辑块大量布置在一起以实现各种功能。图1示意地示出了现有技术中已知的FPGA系统的示例。如图1中所示，FPGA芯片10包括许多逻辑块11，例如如上所描述。该芯片还包括许多输入/输出端口12。连接这些逻辑块11和输入/输出端口12的是许多轨道14。提供这些轨道的接合点和许多可编程路由区域13。在这些可编程路由区域中，提供了开关，所述开关能够在存储在与每个开关相连接的存储器单元中的逻辑值的控制之下选择性地连接任意一对交叉轨道。在系统初始化时开关存储器值根据非易失性存储器进行设置。因此，通过按照要求来设置开关存储器中的值，可以将任意逻辑块的任意连接耦合到任意其它逻辑块、或者任意输入/输出端口12中的那些连接。因此，通过适当地配置存储器单元以定义每个逻辑块和开关存储器13的操作以便建立逻辑块之间的适合的连接，可以实现任意所期望的功能性。图2示出了现有技术中已知的FPGA系统的元件的进一步细节。图2中所示的元件构成关于图1的以上所描述的功能的部分的局部实现的代表性示例。如图2中所示，提供第一查找表(LUT)21和第二查找表(LUT)22，以及许多另外的LUT(未示出)。第一LUT21分别包括七个两输入复用器211、212、213、214、215、216、217。对第二LUT和另外的LUT进行类似配置。以级联的方式使用三行来布置这些复用器以便构成8输入复用器，其输出构成LUT的输出。每个级联布置中的复用器中的第一行(211、213、215和217)都具有总共八个输入。这八个输入构成第一LUT21的编程输入。将每行的选择输入组合在一起，以构成LUT的三个数据输入。将第一LUT的数据输入和数据输出连接到一组轨道2501、2502。将第二和另外的LUT的输入和输出相应地连接到另外的轨道的网络(未示出)。传统地，以这种方式具有3数据输入的LUT称为“LUT3”。将第一LUT21的八个编程输入中的每个连接到各自的静态RAM存储器设备251、252、253、254、255、256、257、258。相应的静态RAM存储器设备提供系统中所提供的第二LUT22和其它LUT的配置输入(未示出)。在操作中，这些存储器设备251、252、253、254、255、256、257、258向每个LUT的八个编程输入中的每个编程输入提供恒定的预先确定的逻辑值。将每个SRAM单元的内容示意地示出为包括由两个反相器构建的锁存器，每个反相器接收另一个的输出，该锁存器具有由字线23转换的晶体管开关，提供其以使锁存器反相器的中一个反相器的输出上的值能够选择性输出到连接到LUT217的各自的配置输入的位线，并且还输出到通过其可以设置锁存器的值的数据线24。将每个存储器设备251、252、253、254、255、256、257、258的位线连接到选择总线24，并且将每个存储器设备251、252、253、254、255、256、257、258的字线连接到数据总线23。在电路的初始化阶段期间，对每个存储器设备251、252、253、254、255、256、257、258依次进行寻址，并且将期望值设置给讨论中的锁存器。由此响应于LUT的三个数据输入上的任意二进制值的LUT的逻辑行为可以如所要求的进行定义。这是FPGA技术的基础的基本概念。但是，应该认识到的是，可以实现单个逻辑块包括两个LUT3的功能是受限制的，但是通过互连许多如以上所描述的适当配置的LUT，可以实现任何任意组合的功能。该互连通过对数据通道2501、2502和承载来自其它LUT的数据的另外的通道(未示出)进行可编程互连来完成。如所示的，虽然垂直布置通道2501、2502，但是提供与通道2501、2502交叉的另外的通道2503。在通道2501和2503的各自的线的交叉处被提供给可编程转换单元26。考虑到两条线的交叉在转换单元构成总共四个连接，该转换单元包括被布置以建立或者断开这四个连接中的任意两个之间的连接的6个晶体管开关。通过从各自的静态存储器单元261、262、263、264、265、266接收到的值，将这些晶体管开关中的每个设置为打开或闭合。此外，具有相应的静态存储器设备的这种可编程转换单元在轨道的许多或者全部交叉处被提供(未示出)。所示的这些静态存储器设备261、262、263、264、265、266等同于存储器设备251、252、253、254、255、256、257、258，并且连接到相同的地址和数据总线23和24，从而当在电路的初始化阶段期间时，可以对LUT存储器设备和开关存储器设备两者依次进行寻址，并且将期望值设置给讨论中的锁存器，以便可以如所要求的对每个LUT的行为及其到任意其它LUT的连接进行配置。WO2012/123243A1、US7463056B1、US6021513A、US5432441A、US8091001B2、US5675589A和US5027355A描述了前述的某些方面。VictorOlubunmiAken’Ova所写的题为“BridgingtheGapbetweenSoftandHardeFPGADesign”的文章章节3.22，(从https://www.ece.ubc.ca/～lemieux/publications/akenova-masc2005.pdf中可得)提供了进一步的背景信息。虽然所描述的方法是高度灵活的，但是应该认识到的是，LUT之间的互连轨道，以及存储器单元的地址和数据总线占用了显著量的空间。即使在图2的高度简化的布置中，所示线路的数量庞大，并且这在任何实际的实现中迅速变得繁重。对实现测试电路中的功能(提供其以在制造设备时确认适合的行为)的需求使该情况进一步加剧，这将要求添加仍然另外的特征。
技术实现思路
根据第一方面，提供了一种能够实现逻辑功能的现场可编程门阵列，所述现场可编程门阵列包括多个硬件查找表，每个查找表的选择线路或输出通过多个可编程开关可编程地与另一个所述查找表的选择线路或输出互连，该现场可编程门阵列的特征在于进一步包括在移位寄存器配置中的并且构成可编程移位寄存器的多个触发电路，每个查找表具有耦合到各自所述触发电路的输出的至少一个输入，并且每个可编程开关耦合到另外的各自所述触发电路的输出；以及，其中，布置所述现场可编程门阵列以便在第一模式和第二模式中操作，其中，在第一模式中所述可编程移位寄存器加载预先定义的测试值，并且在第二模式中所述可编程移位寄存器加载实现所述逻辑功能的值。通过可编程移位寄存器对FPGA进行编程减少了用于对存储器单元进行寻址的芯片的空间，并且通过扫描链技术提高了可测试性，尤其在有工业规模的生产目标的情况下。根据第一方面的发展，将可编程移位寄存器中的第一触发电路耦合到输入复用器，其接收第一输入上的预先定义的测试值和第二输入上的实现所述逻辑功能的值，并且响应于适合于将测试模型或数据比特流馈送到所述第一触发电路的模式选择信号。这意味着某些物理资源可以在两个功能之间共享，而不增加表面区域。根据第一方面的进一步的发展，可编程移本文档来自技高网...

【技术保护点】
一种能够实现逻辑功能的现场可编程门阵列，所述现场可编程门阵列包括多个硬件查找表，每个查找表的选择线路或者输出通过多个可编程开关可编程地与另一个所述查找表的选择线路或者输出互连，所述现场可编程门阵列的特征进一步地包括：移位寄存器配置中的多个触发电路，每个所述查找表具有耦合到各自所述触发电路的输出的至少一个输入，并且每个所述可编程开关耦合到另外的各自所述触发电路的输出；以及其中，所述现场可编程门阵列被布置为在第一模式和第二模式中操作，在所述第一模式中，所述移位寄存器被加载有预先定义的测试值，在所述第二模式中，所述移位寄存器被加载有实现所述逻辑功能的值。

【技术特征摘要】
【国外来华专利技术】2015.10.15 EP 15306641.01.一种能够实现逻辑功能的现场可编程门阵列，所述现场可编程门阵列包括多个硬件查找表，每个查找表的选择线路或者输出通过多个可编程开关可编程地与另一个所述查找表的选择线路或者输出互连，所述现场可编程门阵列的特征进一步地包括：移位寄存器配置中的多个触发电路，每个所述查找表具有耦合到各自所述触发电路的输出的至少一个输入，并且每个所述可编程开关耦合到另外的各自所述触发电路的输出；以及其中，所述现场可编程门阵列被布置为在第一模式和第二模式中操作，在所述第一模式中，所述移位寄存器被加载有预先定义的测试值，在所述第二模式中，所述移位寄存器被加载有实现所述逻辑功能的值。2.根据任意前述权利要求所述的现场可编程门阵列，其中，将所述移位寄存器中的第一触发电路耦合到输入复用器，所述输入复用器接收第一输入上的所述预先定义的测试值和第二输入上的实现所述逻辑功能的所述值，并且响应于适合于将测试模式或数据比特流馈送到所述第一触发电路的模式选择信号。3.根据任意前述权利要求所述的现场可编程门阵列，其中，所述移位寄存器是被配置为供给所述现场可编程门阵列的不同部分的多个这样的移位寄存器中的一个。4.根据权利要求3所述的现场可编程门阵列，其中，所述多个移位寄存器被配置为并行地在所述第一模式中被加载所述预先定义的测试值或者在所述第二模式中被加载实现所述逻辑功能的所述值。5.根据权利要求3所述的现场可编程门阵列，其中，所述多个移位寄存器被配置为串行地在所述第一模式中被加载所述预先定义的测试值或者在所述第二模式中被加载实现所述逻辑功能的所述值。6.根据权利要求3至5所述的现场可编程门阵列，进一步包括寻址系统，由此所述多个移位寄存器中的任意一个能够单独或成组地被寻址以便在所述第一模式中被加载所述预先定义的测试值或者在所述第二模式中被加载实现所述逻辑功能的所述值。7.根据权利要求6所述的现场可编程门阵列，其中，所述寻址系统包括与每个所述移位寄存器相关联的各自的可寻址时钟门，所述时钟门适合于向在这样寻址时与其相关联的移位寄存器提供时钟信号。8.根据任意前述权利要求所述的现场可编程门阵列，进一步适合于实现操作的第三模式，在所述第三模式中，在操作的所述第二模式中被加载到所述移位寄存器中的实现所述逻辑功能的所述值从所述移位寄存器中被读回。9.一种操作FPGA的方法，其包括以下步骤：指示具有耦合到可编程移位寄存器的输出的复用器选择输入，所述输入接收实现测试协议的配置值，指示多个LUT触发电路进入测试配置，其中，每个所述LUT触...

【专利技术属性】
技术研发人员：L·鲁热，J·埃杜，M·朱弗雷，
申请(专利权)人：门塔公司，
类型：发明
国别省市：法国,FR