垂直JFET及其制造方法技术

通过使用有限数目的掩模的过程来制造垂直JFET。第一掩模用于同时在有源单元区域和终止区域中形成台面和沟槽。无掩模自对准工艺用于形成硅化物源极接触部和栅极接触部。第二掩膜用于为接触部开设窗口。第三掩模用于将覆盖金属化部图案化。可选的第四掩模用于将钝化部图案化。沟道通过成角度注入被掺杂，并且有源单元区域中的沟槽和台面的宽度可以可选地与终止区域中的沟槽和台面的宽度不同。

Vertical JFET and its manufacturing method

Vertical JFET is manufactured by using a limited number of mask processes. The first mask is used to form mesa and trenches in both the active cell area and the termination area simultaneously. The maskless self alignment process is used to form the silicide source contact part and the grid contact part. The second mask is used to open a window for the contact section. The third mask is used for patterning the metallized part. The optional fourth mask is used for patterning the passivation part. The channel is doped by an angle injection, and the width of the trench and the table in the active unit area can be optionally different from the width of the trench and the table in the terminated area.

【技术实现步骤摘要】
【国外来华专利技术】垂直JFET及其制造方法相关申请的交叉引用本申请要求于2015年7月14日提交的标题为“VERTICALJFETMADEUSINGAREDUCEDMASKSET”的美国专利申请第14/798,631号的优先权和权益，其全部内容通过引用并入本申请中。
技术介绍
由诸如碳化硅(SiC)的材料制成的垂直结型场效应晶体管(JFET)可用于电力电子电路，诸如功率因数校正(PFC)电路、DC-DC转换器、DC-AC逆变器和马达驱动器。垂直SiCJFET的性能可以通过使用边缘终止来改善。
技术实现思路
垂直JFET由诸如碳化硅(SiC)的半导体材料、通过使用有限数目的掩模的过程制成。第一掩模用于同时在有源单元区域和终止区域中形成台面和沟槽。无掩模自对准工艺用于形成硅化物源极接触部和栅极接触部。第二掩膜用于为接触部开设窗口。第三掩模用于将覆盖金属化部(metallization)图案化。可选的第四掩模用于将钝化部(passivation)图案化。可选地，沟道可以通过一次或更多次成角度的注入(angledimplantations)被掺杂，并且有源单元区域中的沟槽和台面的宽度可以与终止区域中的沟槽和台面的宽度不本文档来自技高网...

【技术保护点】
一种垂直SiC JFET，包括：SiC衬底，所述SiC衬底具有顶部、底部、第一掺杂类型的区域和第二掺杂类型的区域，其中，所述衬底的本体被掺杂为所述第二掺杂类型；终止区域，包括在所述SiC衬底的顶部上的沟槽和台面；在所述终止区域中的台面的顶部上和沟槽的底部上的浮置终止硅化物接触部；有源单元区域，包括在所述SiC衬底的顶部上的沟槽和台面；在所述有源单元区域中的台面的顶部上的所述第二掺杂类型的重掺杂源极区域；在所述源极区域的顶部上的源极硅化物接触部；在所述有源单元区域中的沟槽的侧面和底部上的所述第一掺杂类型的栅极区域；以及在所述有源单元区域中的沟槽的底部处的栅极硅化物接触部。

【技术特征摘要】
【国外来华专利技术】2015.07.14 US 14/798,6311.一种垂直SiCJFET，包括：SiC衬底，所述SiC衬底具有顶部、底部、第一掺杂类型的区域和第二掺杂类型的区域，其中，所述衬底的本体被掺杂为所述第二掺杂类型；终止区域，包括在所述SiC衬底的顶部上的沟槽和台面；在所述终止区域中的台面的顶部上和沟槽的底部上的浮置终止硅化物接触部；有源单元区域，包括在所述SiC衬底的顶部上的沟槽和台面；在所述有源单元区域中的台面的顶部上的所述第二掺杂类型的重掺杂源极区域；在所述源极区域的顶部上的源极硅化物接触部；在所述有源单元区域中的沟槽的侧面和底部上的所述第一掺杂类型的栅极区域；以及在所述有源单元区域中的沟槽的底部处的栅极硅化物接触部。2.根据权利要求1所述的垂直SiCJFET，还包括在所述终止区域中的沟槽的侧面和底部上的所述第一掺杂类型的区域。3.根据权利要求2所述的垂直SiCJFET，还包括在所述终止区域中的沟槽的侧面和底部上的所述第一掺杂类型的区域之间的间隙。4.根据权利要求2所述的垂直SiCJFET，还包括：在所述终止区域的沟槽中、且在台面的中央与该沟槽的侧面上的所述第一掺杂类型的区域之间的比所述衬底的本体更重掺杂的所述第二掺杂类型的掺杂区域。5.根据权利要求1所述的垂直SiCJFET，其中，所述终止区域中的沟槽具有与所述有源单元区域中的沟槽的宽度不同的宽度。6.根据权利要求11所述的垂直SiCJFET，其中，所述终止区域中的台面具有与所述有源单元区域中的台面的宽度不同的宽度。7.一种用于创建具有第一掺杂类型的区域和第二掺杂类型的区域的垂直SiCJFET的方法，包括：a.开始于所述第二掺杂类型的SiC晶片，所述晶片包括中间漂移区域和底部漏极连接区域；b.向所述晶片添加要用作源极区域的所述第二掺杂类型的顶层；c.使用第一掩模以将图案化的硬掩模层施加到所述晶片的顶部；d.在要用作有源器件区域的区域中和要用作终止区域的区域中刻蚀沟槽；e.利用所述第二掺杂类型通过垂直注入来对沟槽底部进行注入，并且利用所述第二掺杂类型通过成角度注入来对沟槽侧面进行注入；f.通过经由生长和/或沉积创建氧化物、随后进行回蚀刻来在沟槽壁上创建氧化物间隔件；g.通过沉积欧姆金属，加热以在所沉积的金属与SiC相接触处形...

【专利技术属性】
技术研发人员：李中达，阿努普·巴拉，
申请(专利权)人：美国联合碳化硅公司，
类型：发明
国别省市：美国,US