一种芯片封装结构制造技术

本实用新型专利技术公开了一种芯片封装结构，该芯片封装结构包括基板，依次堆叠于所述基板一侧的第一芯片、缓冲层和第二芯片，其中所述缓冲层在所述基板上的垂直投影以及所述第二芯片在所述基板上的垂直投影位于所述第一芯片在所述基板上的垂直投影内；位于所述第一芯片远离所述基板的一侧表面的电源焊盘，所述电源焊盘在所述基板上的垂直投影全部或部分位于所述第二芯片在所述基板上的垂直投影内，所述电源焊盘通过导线直接或间接与所述基板电连接，以使所述基板向所述第一芯片供电。本实用新型专利技术实施例提供的技术方案可以实现减小封装体积以及扩大打线范围等效果。

A chip package structure

The utility model discloses a chip package structure, which includes a substrate, a first chip, a buffer layer and a second chip stacked on the side of the substrate, wherein the vertical projection of the buffer layer on the substrate and the vertical projection on the base plate of the second chip are located in the first core. The sheet is located in a vertical projection on the substrate; a power source welding disc is located on one side of the substrate by the first chip, the vertical projection of the power welding pad on the substrate is all or partially in the vertical projection of the second chip on the substrate, the electric source welding disc is directly or indirectly through the wire. The substrate is electrically connected to enable the substrate to be supplied to the first chip. The technical proposal provided by the embodiment of the utility model can reduce the encapsulation volume and expand the line range.

【技术实现步骤摘要】
一种芯片封装结构
本技术实施例涉及芯片封装工艺，尤其涉及一种芯片封装结构。
技术介绍
随着电子产业的蓬勃发展，电子产品逐渐迈入多功能、高性能的研发方向，以满足半导体封装件高度集成度和微型化的封装需求。一般在单一封装件的芯片承载件上接置至少两个半导体芯片，两芯片间需要互相打线时，为了节省空间，会采用堆叠方式接置。当需要增加主芯片的供电能力时，需要在芯片中心附近增加电源焊盘，打线到基板以增加其供电能力。图1是现有技术中一种芯片封装结构的截面示意图。如图1所示，一般会采用主芯片在上，副芯片在下，并且以缓冲芯片填充主芯片下方空间的封装结构。而这种封装结构为了能使主芯片与副芯片之间可以打线连接，通常会采用将副芯片与主芯片错开的堆叠方式，这种堆叠结构会增大封装体积，增加封装成本。
技术实现思路
本技术提供一种芯片封装结构，以达到减少封装体积，节省封装成本的目的。本技术实施例提出一种芯片封装结构，该芯片封装结构包括基板，依次堆叠于所述基板一侧的第一芯片、缓冲层和第二芯片，其中所述缓冲层在所述基板上的垂直投影以及所述第二芯片在所述基板上的垂直投影位于所述第一芯片在所述基板上的垂直投影内；位于所述第一芯片远离所述基板的一侧表面的电源焊盘，所述电源焊盘在所述基板上的垂直投影全部或部分位于所述第二芯片在所述基板上的垂直投影内，所述电源焊盘通过导线直接或间接与所述基板电连接，以使所述基板向所述第一芯片供电。可选的，所述电源焊盘位于所述第一芯片远离所述基板的一侧表面的中心区域。可选的，芯片封装结构还包括第一焊盘，所述第一焊盘位于所述电源焊盘远离所述第一芯片中心区域的一侧，所述第一焊盘用于在所述电源焊盘通过导线与所述基板间接电连接时，桥接所述电源焊盘与所述基板之间的导线。可选的，所述缓冲层在所述基板上的垂直投影面积小于所述第二芯片在所述基板上的垂直投影面积。可选的，所述缓冲层包括多个间隔设置的子缓冲层，所述多个子缓冲层用于支撑所述第二芯片，以在所述第一芯片远离所述基板一侧的表面预留所述电源焊盘的设置区域。可选的，芯片封装结构，还包括位于所述第一芯片远离所述基板一侧表面的第二焊盘，位于所述第二芯片远离所述基板一侧表面的第三焊盘，所述第二焊盘与所述第三焊盘通过导线电连接。可选的，所述第二焊盘与所述基板通过导线电连接，所述第三焊盘与所述基板通过导线电连接，以实现所述基板对所述第一芯片和所述第二芯片的控制。可选的，所述缓冲层为缓冲芯片，所述缓冲芯片为无功能电路的空白芯片。可选的，所述第一芯片的面积为S1，其中7000μm2≤S1≤8000μm2；所述第二芯片的面积为S2，其中4000μm2≤S2≤6000μm2。可选的，在垂直于所述基板的方向上，所述第一芯片的厚度为L1，其中，100μm≤L1≤200μm；所述第二芯片的厚度为L2，其中100μm≤L2≤200μm。本技术实施例通过提出一种芯片封装结构，包括基板，依次堆叠于基板一侧的第一芯片、缓冲层和第二芯片，其中缓冲层在基板上的垂直投影以及第二芯片在基板上的垂直投影位于第一芯片在基板上的垂直投影内；位于第一芯片远离基板的一侧表面的电源焊盘，电源焊盘在基板上的垂直投影位于第二芯片在基板上的垂直投影内，电源焊盘通过导线与基板电连接，以使基板向第一芯片供电。以此解决现有封装结构封装体积大、成本高的问题，实现减小封装结构的封装体积、降低封装成本的效果。附图说明为了更加清楚地说明本技术示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本技术所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。图1是现有技术中一种芯片封装结构的截面示意图；图2是本技术实施例提出的一种芯片封装结构的截面示意图；图3是本技术实施例提出的又一种芯片封装结构的截面示意图；图4是本技术实施例提出的一种芯片封装结构的俯视图。具体实施方式下面结合附图和实施例对本技术作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本技术，而非对本技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本技术相关的部分而非全部结构。一般情况下，参见图1，为了在第一芯片2上打线更加方便，一般采用第一芯片2在最上方，第二芯片4在第一芯片2下方，缓冲芯片3位于第一芯片2下方，与第二芯片4平行放置在基板1上方的结构。为了可以使第一芯片2与第二芯片4之间可以打线连接，通常会将第一芯片2与第二芯片4错位放置，留出打线空间。一般错位面积可以为第二芯片4面积的三分之一到二分之一左右。即，采用图1中的封装结构，封装芯片面积为第一芯片2的面积与错位面积之和，而封装芯片的面积会决定封装结构的封装体积，为了减小封装体积，本技术实施例提出一种新的芯片封装结构。图2是本技术实施例提出的一种芯片封装结构的截面示意图。本技术实施例提出的芯片封装结构包括基板1，依次堆叠于基板1一侧的第一芯片2、缓冲层3和第二芯片4，其中缓冲层2在基板1上的垂直投影以及第二芯片4在基板1上的垂直投影位于第一芯片2在基板1上的垂直投影内。位于第一芯片2远离基板1的一侧表面的电源焊盘5，电源焊盘5在基板1上的垂直投影全部或部分位于第二芯片4在基板1上的垂直投影内，电源焊盘5通过导线6直接或间接与基板1电连接，以使基板1向第一芯片2供电。其中，第一芯片2可以是主芯片，如逻辑功能芯片等，第二芯片4可以是副芯片，如记忆体DDR芯片等，也可以是第一芯片2为副芯片，第二芯片4为主芯片。缓冲层3位于第一芯片2和第二芯片4之间，撑起并稳固第二芯片4，并且缓冲层3的面积可以小于第二芯片4的面积，为在垂直基板1的方向上，第一芯片2与第二芯片4的重叠区域提供打线空间，使第一芯片2与第二芯片4重叠区域也可以实现打线，改善现有技术中，第一芯片2与第二芯片4直接堆叠时二者重叠区域不能打线的现状。在基板1上依次堆叠第一芯片2、缓冲层3和第二芯片4，其中，缓冲层3和第二芯片4在基板1上的垂直投影均位于第一芯片2在基板1上的垂直投影内。即缓冲层3和第二芯片4在第一芯片2的垂直投影范围内，不再采用错位堆叠方式，使封装芯片面积可以只是第一芯片2的面积，减小了芯片封装结构的封装芯片面积，从而减小了封装体积。由于第一芯片2的面积较大，容易出现供电不均匀的现象，可以在第一芯片2远离基板1的一侧表面设置电源焊盘5，电源焊盘5通过导线6与基板1电连接，基板1通过导线6向第一芯片1供电，可以增加第一芯片2的供电能力，避免第一芯片2内部出现供电不足或供电不均匀的现象。电源焊盘5在基板1上的垂直投影可以位于第二芯片4在基板1上的垂直投影内，并且在缓冲层3撑起的打线空间内，与缓冲层3所在位置不重叠。电源焊盘5通过导线6与基板1电连接，以使基板1向第一芯片2供电。导线6可以从电源焊盘5直接打线到基板1上，也可以通过桥接的方式，从电源焊盘5打线到基板1上。本技术实施例提出的芯片封装结构，通过缓冲层3撑起并稳固第二芯片4，可以使第一芯片2与第二芯片4重叠的区域内实现打线，可以提高第一芯片2的供电能力；并且，将第一芯片2、缓冲层3和第本文档来自技高网...

【技术保护点】
一种芯片封装结构，其特征在于，包括基板，依次堆叠于所述基板一侧的第一芯片、缓冲层和第二芯片，其中所述缓冲层在所述基板上的垂直投影以及所述第二芯片在所述基板上的垂直投影位于所述第一芯片在所述基板上的垂直投影内；位于所述第一芯片远离所述基板的一侧表面的电源焊盘，所述电源焊盘在所述基板上的垂直投影全部或部分位于所述第二芯片在所述基板上的垂直投影内，所述电源焊盘通过导线直接或间接与所述基板电连接，以使所述基板向所述第一芯片供电。

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括基板，依次堆叠于所述基板一侧的第一芯片、缓冲层和第二芯片，其中所述缓冲层在所述基板上的垂直投影以及所述第二芯片在所述基板上的垂直投影位于所述第一芯片在所述基板上的垂直投影内；位于所述第一芯片远离所述基板的一侧表面的电源焊盘，所述电源焊盘在所述基板上的垂直投影全部或部分位于所述第二芯片在所述基板上的垂直投影内，所述电源焊盘通过导线直接或间接与所述基板电连接，以使所述基板向所述第一芯片供电。2.根据权利要求1所述的芯片封装结构，其特征在于，所述电源焊盘位于所述第一芯片远离所述基板的一侧表面的中心区域。3.根据权利要求2所述的芯片封装结构，其特征在于，还包括第一焊盘，所述第一焊盘位于所述电源焊盘远离所述第一芯片中心区域的一侧，所述第一焊盘用于在所述电源焊盘通过导线与所述基板间接电连接时，桥接所述电源焊盘与所述基板之间的导线。4.根据权利要求1所述的芯片封装结构，其特征在于，所述缓冲层在所述基板上的垂直投影面积小于所述第二芯片在所述基板上的垂直投影面积。5.根据权利要求1所述的芯片封装结构，其特征在于，所述缓冲层包括多个间隔设置的子...

【专利技术属性】
技术研发人员：徐孟峯，董浩然，晁岱義，
申请(专利权)人：上海玮舟微电子科技有限公司，
类型：新型
国别省市：上海,31