基于PCI9054的多总线通信板卡电路制造技术

本实用新型专利技术涉及基于PCI9054的多总线通信板卡电路，包括主芯片、电源电路、JTAG电路、配置电路、复位电路、时钟电路、EEPROM电路、PCI接口电路、接口，主芯片与电源电路、JTAG电路、配置电路、复位电路、时钟电路相连，EEPROM电路为PCI芯片提供配置信息，配置电路为主芯片FPGA芯片提供配置信息，板卡和上位机使用DMA传输命令帧和数据帧，通过FPGA对命令帧的解析决定传输方向和选定传输RS232、RS422通道数据。本实用新型专利技术提供了一种PCI总线+1路RS232总线+3路RS422总线的多总线板卡解决方案，可实现PCI总线与RS232总线、RS422总线之间的相互通信，而且具有集成度高、总线通信方式可选、降低了板卡设计成本等优点，可以广泛应用于各类总线测试系统中。

Multi bus communication card circuit based on PCI9054

The utility model relates to a multi bus communication card circuit based on PCI9054, including main chip, power circuit, JTAG circuit, configuration circuit, reset circuit, clock circuit, EEPROM circuit, PCI interface circuit, interface, main chip and power supply circuit, JTAG circuit, configuration circuit, reset circuit, clock circuit, EEPROM The circuit provides configuration information for PCI chip. Configuration circuit provides configuration information for FPGA chip. The board and host computer use DMA to transmit command frames and data frames. Through FPGA, the transmission direction of the command frame and the selected transmission of RS232 and RS422 channel data are determined. The utility model provides a multi bus board card solution of PCI bus +1 road RS232 bus +3 road RS422 bus. It can realize the mutual communication between PCI bus and RS232 bus and RS422 bus, and has the advantages of high integration, optional bus communication mode, reduced design cost of board card and so on. It can be widely used in all kinds of general types. Line testing system.

【技术实现步骤摘要】
基于PCI9054的多总线通信板卡电路
本技术涉及多总线板卡通信领域，具体的说是一种基于PCI9054的多总线通信板卡电路。
技术介绍
PCI总线由ISA总线发展而来，具有传输能力强、多总线共存、独立于CPU以及自动识别配置外设等特点，目前被广泛应用于工控测试系统中。目前，有关PCI的设计一直是众多学者研究的热点之一，其中杭州忆恒科技有限公司的贺惠农申请的中国专利技术专利《一种PCI总线的高速数据通讯接口卡》的公开号为CN1700148，公开日为20051123，公开了一种采用CPLD+PCI9054的方案研制的PCI总线板卡，哈尔滨工业大学的陈兴林等人申请的中国专利技术专利《适用于多总线协议、多扩展接口的信号采集板卡》，公开号为CN104020691A，公开日为20140903，公开了一种采用FPGA+DSP的方式进行多路总线通讯，但以FPGA为微处理器，以PCI9054总线协议芯片，研制一张具有多总线(1路RS232总线、3路RS422总线)的通信卡的研究一直长期被忽视。
技术实现思路
本技术所要解决的技术问题在于市面上存在的PCI总线卡大多只能实现单一总线的通讯，具有PCI总线+1路RS232总线+3路RS422总线的多总线通信板卡的研究长期被忽视的现状，本技术针对目前PCI总线通讯模块的研制现状，为掌握PCI板卡设计及其通信原理，开发基于PCI接口的多总线通信卡，在对PCI9054及其PCI卡开发流程进行系统全是的基础上，以PCI9054位PCI接口协议芯片，以CycloneⅢ系列FPGA(EP3C5E144C8)位本地总线控制器，采用“FPGA+PCI9054”架构，设计一种基于PCI接口的具有1路RS232、3路RS422收发的多总线通信卡，给出该模块的硬件设计与软件开发(包括基于VC++的上位机测试软件与基于Verilog的板卡代码)，并对其通信功能进行试验验证。所设计的板卡基于PCI总线，将RS232总线、RS422总线进行整合，而不是设计基于PCI总线的RS232总线卡或RS422总线卡，可实现PCI总线与RS232总线、RS422总线之间的相互通信。本技术所要解决的技术问题采用以下技术方案来实现：基于PCI9054的多总线通信板卡电路，包括主芯片、电源电路、JTAG电路、配置电路、复位电路、时钟电路、EEPROM电路、PCI接口电路，所述主芯片分别连接有所述电源电路、JTAG电路、配置电路、复位电路、时钟电路、PCI电路，所述PCI电路连接有EEPROM电路。所述主芯片采用CycloneIII系列FPGA(EP3C5E144C8芯片)为处理器。所述电源电路包括产生1.2V、2.5V、3.3V、5V的工作电压电路，其中1.2V工作电压由ASM1117-1.2元件提供，2.5V工作电压由ASM1117-2.5元件提供,3.3V工作电压由ASM1117-3.3元件提供，5V工作电压由ASM1117-5元件提供。所述时钟电路由一个50MHz的有源晶振产生，所述复位电路包括一个低电平复位芯片MAX706SESA，所述配置电路包括串行配置器件EPCS16。所述PCI电路包括PCI9054芯片，所述EEPROM电路为所述PCI9054芯片提供配置信息。所述EEPROM电路包括芯片十一，所述芯片十一为EEPROM芯片93LC56L，所述芯片十一的3脚与4脚相连后串接有电阻二十一，所述电阻二十一串接有按键七后接地，所述电阻二十一远离所述按键七的一端连接有电阻十六，所述电阻十六串接有按键八后接电源VDD，所述芯片十一的5脚接地，所述芯片十一的6脚串接有电阻十七后接电源VDD，所述芯片十一的7脚串接有电阻十八后接地，所述芯片十一的8脚连接电源VDD。一种基于PCI9054的多总线通信板卡电路的控制方法，包括步骤：S1)上位机启动DMA传输发送命令帧；S2)FPGA解析命令帧；S3)若命令传输方向为PCI-Local，则转至步骤S4)，若命令传输方向为Local-PCI，则转至步骤S7；S4)根据命令选择通道，上位机向FPGA发送数据；S5)数据存入PCI板卡的FIFO；S6)数据被选中的通道发出；S7)根据命令选择通道，将被选中通道数据存入PCI的FIFO；S8)判断PCI的FIFO中是否有数据，若有则进入步骤S9)，若没有则返回步骤S7)；S9)读取FIFO中的数据。本技术的有益效果是：本技术不仅可以系统掌握PCI板卡设计及其通信原理，而且具有集成度高、总线通信方式可选、降低了板卡设计成本等优点，可以广泛应用于各类总线测试系统中。附图说明下面结合附图和实施例对本技术进一步说明。图1为本技术的整体原理图；图2为本技术的EEPROM电路图；图3为本技术的PCI板卡至本地总线数据传输流程图；图4为本技术的本地总线至PCI总线的数据传输流程；图5为本技术的控制方法流程图。具体实施方式为了使本技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面对本技术进一步阐述。如图1所示的整体原理图：主芯片1采用CycloneIII系列FPGA(EP3C5E144C8芯片)芯片，所述主芯片1的最小系统电路设计包括时钟电路6、复位电路7、JTAG电路3、配置电路4、电源电路2，所述时钟电路6的时钟信号由一个50MHz的有源晶振产生，为所述主芯片1提供稳定的时钟信号，所述复位电路7由一个低电平复位芯片MAX706SESA,复位电路7能够在电源投入时对主芯片复位，也能在检测出电源掉电或电源瞬间短路时给出复位信号，同时具有在电源电压上升时复位信号的解除功能，保证了所述主芯片1运行的稳定性，能够在电源和环境干扰或程序跑飞的情况下准确复位芯片，保证程序运行的可靠性。所述JTAG电路3连接主芯片的JTAG接口用于芯片程序下载和仿真调试。所述配置电路4包括EPCS16芯片，EPCS16芯片是拥有16MbitFlash存储空间的串行配置器件，拥有包括在系统可编程(ISP)、flash存储器访问接口、节省单板空间的小型集成电路(SOIC)封装等高级特征，是对CycloneFPGA芯片系列在大容量及低成本的应用环境下的绝佳选择，为所述主芯片1提供配置信息。所述电源电路2包括产生1.2V、2.5V、3.3V、5V的工作电压电路，其中1.2V、2.5V为FPGA的内核电压、锁相环模拟电压，1.2V工作电压由ASM1117-1.2元件提供，2.5V工作电压由ASM1117-2.5元件提供,3.3V工作电压为FPGA的IO电压与其他器件(如NLSX4373DR2G、PCI9054、SP3232EEN等)工作电压，由ASM1117-3.3元件提供，5V为部分器件(如MAX490ESA等)工作电压，上述1.2V、2.5V、3.3V以及5V的工作电压均由工控机PCI插槽转换提供。PCI电路8包括PCI9054芯片，所述PCI9054芯片连接有PCI总线插口，EEPROM电路7为所述PCI9054芯片提供配置信息。如图2所示的EEPROM电路图：所述EEPROM电路7包括芯片十一U11，所述芯片十一U11为EEPROM芯片93LC56L，所述芯片十一U11的3脚与4脚相连后串接有电阻二十一R21本文档来自技高网...

【技术保护点】
基于PCI9054的多总线通信板卡电路，包括主芯片(1)、电源电路(2)、JTAG电路(3)、配置电路(4)、复位电路(5)、时钟电路(6)、EEPROM电路(7)、PCI电路(8)，其特征在于：所述主芯片(1)分别连接有所述电源电路(2)、JTAG电路(3)、配置电路(4)、复位电路(5)、时钟电路(6)、PCI电路(8)，所述PCI电路(8)连接有EEPROM电路(7)。

【技术特征摘要】
1.基于PCI9054的多总线通信板卡电路，包括主芯片(1)、电源电路(2)、JTAG电路(3)、配置电路(4)、复位电路(5)、时钟电路(6)、EEPROM电路(7)、PCI电路(8)，其特征在于：所述主芯片(1)分别连接有所述电源电路(2)、JTAG电路(3)、配置电路(4)、复位电路(5)、时钟电路(6)、PCI电路(8)，所述PCI电路(8)连接有EEPROM电路(7)。2.根据权利要求1所述的基于PCI9054的多总线通信板卡电路，其特征在于：所述主芯片(1)采用CycloneIII系列FPGA，型号为EP3C5E144C8。3.根据权利要求1所述的基于PCI9054的多总线通信板卡电路，其特征在于：所述电源电路(2)包括产生1.2V、2.5V、3.3V、5V的工作电压电路，其中1.2V工作电压由ASM1117-1.2元件提供，2.5V工作电压由ASM1117-2.5元件提供,3.3V工作电压由ASM1117-3.3元件提供，5V工作电压由ASM1117-5元件提供。4.根据权利要求1所述的基于PCI9054的多总线通信板卡电路，其特征在于：所述时钟电路(...

【专利技术属性】
技术研发人员：郑永龙，周勇军，姚旭成，彭虎，张子明，
申请(专利权)人：国营芜湖机械厂，
类型：新型
国别省市：安徽,34