用于在处理单元之间交换数据的通信架构制造技术

本通信架构用于在用于并行操作的处理单元(u1，...，un)之间交换数据，该通信架构包括通信系统(2)，通信系统(2)包括一组接口(4‑1，...，4‑n)、一组定序器(5‑1，...，5‑m)和一组地址管理器(6‑1，...，6‑m)，一组接口中的每个接口用于链接到一个处理单元，处理单元可访问共享存储器以写入和读取数据，该组定序器能够为每个处理单元定义访问该共享存储器的时间间隔，以顺序仲裁对共享存储器的访问，该组地址管理器能够为每个处理单元分配用于访问共享存储器端口。

Communication architecture for exchanging data between processing units

This communication architecture is used to exchange data between U1,..., UN for parallel operations, which includes a communication system (2), a communication system (2) including a set of interfaces (4, 1, 4 N), a set of sequencer (5 1,..., 5 m), and a set of address managers (6 1,..., 6 m), each of a group of interfaces The interface is used to link to a processing unit, the processing unit can access the shared memory to write and read the data, and the sequencer can define the time interval for each processing unit to access the shared memory in order to arbitral the access to the shared memory in order, which can be allocated for each processing unit. Access to the shared memory port.

【技术实现步骤摘要】
用于在处理单元之间交换数据的通信架构
本专利技术涉及包括用于并行操作的多个处理单元的数据处理系统，尤其涉及用于嵌入到航空器的所述数据处理系统。本专利技术的特别有益但完全非限制性的应用涉及基于一个或多个图形计算处理器的使用的数据处理系统，该一个或多个图形计算处理器能够与一个或多个中央处理器协作以执行图形计算并创建图形内容，这些图形内容用于显示在嵌入到航空器的人机界面的屏幕上。本专利技术总体上涉及包括处理单元的任何数据处理系统，这些处理单元能够接收用于并行操作的软件应用或硬件应用。这种类型的数据处理系统被赋予了确保数据处理单元之间的数据交换的通信架构。
技术介绍
可以使用各种类型的技术来实现处理单元之间的通信。首先，可使用时分多址(time-divisionmultipleaccess，TDMA)控制技术来监管处理单元之间的通信。该TDMA技术依赖于通过分配各处理单元间的可用访问时间而进行的可用通频带的时间分割。因此，TDMA的原理依赖于时间窗口或“时隙”的使用，在时间窗口或“时隙”内，单个处理单元访问受监管的元素。在时间窗口终止后，对资源的访问委托给另一个处理单元。可根据时间重复机制固定并组织时间窗口。但是，在这种情况下，通信不是最理想的。其实，当已被给予时间窗口的处理单元在分配给其的该时间段内没有任何行动时，可能有行动要执行的另一个元件却不能访问该通信架构。以上就是我们提议动态分配时间窗口的原因。使用动态版本的TDMA是已知的，其根据要求和通频带方面的需求对时间窗口进行分配。动态版本的TDMA访问的缺点是，每个处理单元层面上的数据交换机制呈现出不可预测性。确保一方在每一时刻与其需要访问的资源进行通信也是不可能的。
技术实现思路
本专利技术的目的是提出一种通信架构，该通信架构用于在能够并行操作的处理单元之间交换数据，在该通信架构中，保证了数据通信的可预测特性。换句话说，本专利技术的目的是提出一种通信架构，该通信架构用于在能够并行操作的处理单元之间交换数据，保证了每个处理单元访问其被实际授权访问的资源。因此，根据第一方面，本专利技术的主题是一种用于在处理单元之间交换数据的通信架构，这些处理单元尤其用于接收能够并行操作的软件应用或硬件应用，该通信架构包括通信系统，该通信系统包含一组接口、一组定序器和一组地址管理器，所述一组接口中的每个接口用于连接到一个处理单元，处理单元可访问共享存储器以写入和读取数据，所述一组定序器能够为每个处理单元定义访问该共享存储器的时间间隔，以顺序仲裁对该共享存储器的访问，所述一组地址管理器能够为每个处理单元分配端口，用于访问该共享存储器。因此，该通信架构使得能够在为每个处理单元分配内存地址区域以读取和写入数据的同时，定义访问共享存储器的时间间隔。因此，地址管理器保证了处理单元无权访问共享存储器的这些端口中未被授权访问的任何端口。根据本专利技术所述的通信架构的另一特征是，通信架构还包括配置存储器，该配置存储器用于与地址管理器通信并用于为每个处理单元接收访问表，用于访问访问端口和共享存储器。可提供错误检测装置，该错误检测装置与配置存储器和共享存储器中的至少一个相关联。在一个实施例中，定序器是时分多址(TDMA)定序器。在一个实施例中，定序器包括可配置装置，该可配置装置将定序器选择性地连接到接口。有利地，对于每个处理单元，共享存储器包括至少两个存储位置，所述至少两个存储位置包括至少一个用于存储采样消息的存储位置，和至少一个用于存储数据队列的存储位置。在一个实施例中，通信架构的所有组成元件或部分组成元件被集成在同一个集成电路中。根据另一个方面，本专利技术的主题也是一种用于处理多个数据的系统，该系统包括一组数据处理单元，该组数据处理单元被特别地配置为接收用于并行操作的软件应用或硬件应用。该系统包括至少一个例如上文限定的、用于在处理单元之间交换数据的通信架构。在一种实施方式中，该系统包括第一组数据处理单元和至少一个第二组数据处理单元，第一组处理单元和至少一个第二组数据处理单元中的每组中的多个数据处理单元通过至少一个通信系统连接，所述至少一个通信系统中的每一个连接到一个或多个共享存储器。附图说明通过阅读以下仅以非限制性示例给出并参照附图的描述，本专利技术的其他目的、特点和优点将变得明显，在附图中：图1是根据本专利技术的通信架构的示意图；图2示出了在图1的通信架构中所实施的时分多址的排序机制；图3和图4示出了访问存储有采样消息和数据队列的共享存储器的原理；图5示出了使用图1的通信架构的多数据处理系统的示例性实现。具体实施方式图1示意性地示出了根据本专利技术的通信架构，该通信架构由通用标号1指示。在设想的示例性实施例中，该通信架构1用于通过通信系统2和共享存储器3来确保处理单元u1，u2，…un之间的数据通信，上述处理单元u1，u2，…un能够接收软件应用或硬件应用。如图1的实施例中所表现的，共享存储器3可位于通信系统2内，或者也可位于该通信系统2之外。例如，本专利技术的通信架构1可用在包括一组诸如处理器的处理单元的多核数据处理系统中，所述处理器联网对处理器之间的数据进行交换。可联网的处理器可以是与中央处理器协作的图形计算处理器。大体上说，本专利技术涉及一种通信架构，该通信架构允许处理单元之间的数据交换，该处理单元中装有并行操作的软件应用或硬件应用，或者用于接收并行操作的软件应用或硬件应用。通信系统2顺序包括一组接口4-1，4-2…，4-n，所述一组接口中的每一个连接到单个处理单元。这些接口由适于以双向方式与处理单元进行通信的接口构成。接口4-1，4-2，…，4-n链接到定序器5-1，5-2，…，5-m，这些定序器接收来自接口的数据流，并为中央处理单元分配时间窗口以访问共享存储器3。定序器5-1，5-2，…，5-m可以是TDMA定序器。在这种情况下，这些定序器5-1，5-2，…，5-m通过定义时间窗口，确保了用于访问共享存储器3的可用通频带的时间分割，在时间窗口内，对于定序器5-1，5-2，…，5-m中的每个定序器，上述接口中的单个接口被授权为将数据传递到共享存储器3或接收源自于该共享存储器3的数据。通信系统2还被赋予了一组地址管理器6-1，6-2，…，6-m，这组地址管理器中的每个地址管理器与相应的定序器进行通信，且这组地址管理器控制对共享存储器3的访问。地址管理器6-1，6-2，…，6-m由配置存储器监管，该配置存储器中可加载有一个或多个访问表，用于在任何使用之前或使用时访问共享存储器的端口p1，p2，…，pm。该一个或多个访问表的加载使得能够定义这样一种配置，该配置允许地址管理器6-1，6-2，…，6-m在访问期间通过端口p1，p2，…，pm从共享存储器3的特定物理位置转移数据，或向共享存储器3的特定物理位置转移数据。为了保证对共享存储器3的访问，可访问端口的数量m对应于地址管理器的数量和定序器的数量，以这种方式，多个定序器可并行且同时地访问该共享存储器。在配置阶段，可例如在启动处理系统时对配置存储器7进行配置，在该配置阶段内，由每个处理单元声明该处理单元用于写入的端口。然后，将这些访问表提供给地址管理器以指示，处理单元被授权为与其进行通信的端口。可在可编程硬件设备的程序块的基础上获得通信系统的基本元件和定序器的基本元件。因此，在先前本文档来自技高网...

【技术保护点】
一种通信架构(1)，用于在能够并行操作的处理单元(u1，...，un)之间交换数据，其特征在于，所述通信架构(1)包括通信系统(2)，所述通信系统(2)包括一组接口(4‑1，...，4‑n)、一组定序器(5‑1，...，5‑m)和一组地址管理器(6‑1，...，6‑m)，所述一组接口中的每个接口用于链接到一个处理单元，所述处理单元可访问共享存储器(3)以写入和读取数据，所述一组定序器(5‑1，...，5‑m)能够为每个处理单元定义访问所述共享存储器(3)的时间间隔，以顺续仲裁对所述共享存储器(3)的访问，所述一组地址管理器(6‑1，...，6‑m)能够为每个所述处理单元分配用于访问所述共享存储器(3)的端口。

【技术特征摘要】
2016.10.26 FR FR16603891.一种通信架构(1)，用于在能够并行操作的处理单元(u1，...，un)之间交换数据，其特征在于，所述通信架构(1)包括通信系统(2)，所述通信系统(2)包括一组接口(4-1，...，4-n)、一组定序器(5-1，...，5-m)和一组地址管理器(6-1，...，6-m)，所述一组接口中的每个接口用于链接到一个处理单元，所述处理单元可访问共享存储器(3)以写入和读取数据，所述一组定序器(5-1，...，5-m)能够为每个处理单元定义访问所述共享存储器(3)的时间间隔，以顺续仲裁对所述共享存储器(3)的访问，所述一组地址管理器(6-1，...，6-m)能够为每个所述处理单元分配用于访问所述共享存储器(3)的端口。2.如权利要求1所述的通信架构，其特征在于，所述通信架构还包括配置存储器(7)，所述配置存储器(7)用于与所述一组地址管理器(6-1，...，6-m)进行通信并为每个处理单元接收访问表，用于访问访问端口和所述共享存储器。3.如权利要求2所述的通信架构，其特征在于，所述通信架构包括错误检测装置(9，10)，所述错误检测装置与所述配置存储器和所述共享存储器中的至少一个相关联。4.如权利要求1至3中任一项所述的通信架构，其特征...

【专利技术属性】
技术研发人员：艾蒂安·桑特，让·皮埃尔·巴比诺，让·巴普蒂斯特·杜布瓦，理查德·马诺特，斯蒂凡尼·奥纳德，
申请(专利权)人：ZODIAC航空电器，
类型：发明
国别省市：法国,FR