基于STM32与FPGA的智能硬件终端制造技术

本实用新型专利技术公开基于STM32与FPGA的智能硬件终端。包括电源模块、单片机模块、FPGA模块、滤波模块；电源模块为单片机模块和FPGA模块供电，FPGA模块的信号输出端与单片机模块信号输入端相连；电源模块与单片机模块和FPGA模块间均设有滤波模块。本实用新型专利技术的优点：采用了双处理器模块结构，极大地提升了电路性能；采用了自拟通信协议，实时连接两大处理器模块，保障电路整体性能不收影响；采用了反接二极管的电源保护方案，避免了电流倒灌造成危害；采用了多个滤波电容，以及滤波电容对，极大提高电路稳定性。

Intelligent hardware terminal based on STM32 and FPGA

The utility model is open to an intelligent hardware terminal based on STM32 and FPGA. Includes power module, microcontroller module, FPGA module, filter module; power module for power supply of MCU and FPGA module, FPGA module and signal output end of the signal chip module is connected with the input end; the power supply module and the microcontroller module and FPGA module are arranged between the filtering module. The utility model has the advantages of using a dual processor module structure, greatly enhance the performance of the circuit; the self communication protocol, real-time connection two processor module, the performance of the whole circuit does not receive the guarantee effect; we use reverse power protection scheme with a diode, avoiding the current intrusion caused by hazards; adopts a plurality of filter capacitor well, the filter capacitor, greatly improve the circuit stability.

【技术实现步骤摘要】
基于STM32与FPGA的智能硬件终端
本技术专利属于智能硬件领域，涉及一种基于FPGA与STM32联动的新型智能硬件终端。
技术介绍
近年来，随着人们对智能硬件的关注，智能硬件逐渐走入人们的视野，但是随之而来的，智能硬件性能问题也逐渐为大众所讨论。近三年来，智能硬件销量呈爆发式增长，2014年国内智能硬件市场规模达到108亿元，2015年销量达到424亿元，2016年销量达到552亿元，据估计未来几年智能硬件市场规模仍将保持较高的增长数目。但是，面对越来越大的智能硬件市场，许多亟待解决的问题也凸显而出，而其中很重要的一个就是智能硬件的性能问题，传统的基于STM32芯片开发的智能硬件系统，由于STM32自身结构的限制，已经很难满足现今复杂的硬件电路系统。基于现今智能硬件系统中STM32芯片的困境，本技术提出了一个新的实现方式，通过STM32与FPGA两款芯片的联动作用，大幅提升电路系统性能，极大地减轻了STM32的任务量，为复杂电路系统的实现提供了可能。
技术实现思路
本技术针对传统基于STM32开发的智能硬件系统进行了改进，通过加入FPGA芯片，利用其并行结构以及强大的数据处理功能，通过自拟通信协议，实现两款芯片的实时互联，极大地优化了电路性能。本技术解决上述技术问题的技术方案如下：本技术包括电源模块、单片机模块、FPGA模块、滤波模块；电源模块为单片机模块和FPGA模块供电，FPGA模块的信号输出端与单片机模块信号输入端相连；电源模块与单片机模块和FPGA模块间均设有滤波模块；所述电源模块包括芯片U4、U11、U12，采用分离式电源电路，将稳压电源供给的5V经过稳压芯片和滤波电路可以成功转化为3.3V、2.5V、1.2V,然后直接向STM32模块和FPGA供电。大电容使用了性能较好的黑金刚，稳压芯片则采用了较多使用的REG1117-2.5和MP2359，进行稳压功能。包括5V转3.3VFPGA供电电路、5V转2.5VFPGA供电电路、5V转1.2VFPGA供电电路、5V转3.3V单片机供电电路、5V输入及保险丝电路；所述的5V转3.3VFPGA供电电路包括芯片U4、电容C38-C42、电阻R23-R25、R29、二极管D3-D5；芯片U4的1脚与电容C39的一端、二极管D3的负极、二极管D4的负极相连接，2脚接地，3脚与电阻R29的一端、电阻R24的一端连接，4脚与电阻R23的一端、电阻R25的一端连接，5脚与电阻R23的另一端、二极管D3的正极、电容C38的一端连接后接接5V电源，6脚与电容C39的另一端、二极管D5的负极、电感L2的一端相连接；电感L2的另一端与电阻R24的另一端、二极管D4的正极、电容C40的一端、电解电容C41的正极、电容C42的一端连接后作为3.3VFPGA模块供电端；电容C38的另一端、电阻R25的另一端、二极管D5的正极、电阻R29的另一端、电容C40的另一端、电解电容C41的负极、电容C42的另一端接地；所述的5V转2.5VFPGA供电电路包括芯片U11、电容C43-C45，芯片U11的1脚与电容C43的负极连接后接地，2脚与4脚、电容C44的正极、电容C45的一端连接后作为2.5VFPGA模块供电端，3脚与电容C43的正极连接后接5V电源；电容C44的负极、电容C45的另一端接地；所述的5V转1.2VFPGA供电电路包括芯片U12、电容46-48，芯片U12的1脚与电容C46的负极连接后接地，2脚与4脚、电容C47的正极、电容C48的一端连接后作为1.2VFPGA模块供电端，3脚与电容C46的正极连接后接5V电源；电容C47的负极、电容C48的另一端接地；所述的5V转3.3V单片机供电电路包括芯片U13、电容C50-C54，芯片U13的1脚与3脚、电容C50的一端、电容C51的一端连接后接5V电源，2脚与电容C50的另一端、电容C51的另一端、电容C52的一端连接后接地，4脚与电容C52的另一端连接，5脚与电容C53的一端、电容C54的一端连接后作为3.3V单片机模块供电端；电容C53的另一端、电容C54的另一端接地；所述的5V输入及保险丝电路包括USB插件P14、保险丝F1、电容C56；USB插件P14的1脚与保险丝F1的一端连接，5脚与电解电容C56的负极接地，保险丝F1的另一端与电解电容C56的正极连接后5V电源，同时作为5V单片机模块供电端；USB插件P14的其余脚架空。芯片U4的型号为MP2359，芯片U11、U12的型号为REG1117-2.5，U13的型号为RT9193。所述的滤波模块通过多电容的滤波作用将稳定的电压和电流传送到FPGA模块及单片机模块，包括FPGA3.3V电源滤波电路、FPGA1.2V电源滤波电路、FPGA2.5V电源滤波电路、单片机3.3V电源滤波电路；其中FPGA3.3V电源滤波电路包括电容C2-C9,电容C2的一端与电容C3的一端、电容C4的一端、电容C5的一端、电容C6的一端、电容C7的一端、电容C8的一端、电容C9的一端连接后接电源模块3.3VFPGA模块供电端，同时作为本模块的3.3VFPGA模块供电端；电容C2的另一端与电容C3的另一端、电容C4的另一端、电容C5的另一端、电容C6的另一端、电容C7的另一端、电容C8的另一端、电容C9的另一端连接后接地。FPGA1.2V电源滤波电路包括电容C15-22，电容C15的一端与电容C16的一端、电容C17的一端、电容C18的一端、电容C19的一端、电容C20的一端、电容C21的一端、电容C22的一端连接后接电源模块1.2VFPGA模块供电端，同时作为本模块的1.2VFPGA模块供电端；电容C15的另一端与电容C16的另一端、电容C17的另一端、电容C18的另一端、电容C19的另一端、电容C20的另一端、电容C21的另一端、电容C22的另一端连接后接地。FPGA2.5V电源滤波电路包括包括电容C29、C30、C32、C33，电容C29的一端与电容C30的一端、电容C32的一端、电容C33的一端连接后接电源模块2.5VFPGA模块供电端，同时作为本模块的2.5VFPGA模块供电端；电容C29的另一端与电容C30的另一端、电容C32的另一端、电容C33的另一端连接后接地。单片机3.3V电源滤波电路包括电容C34-C37，电容C34的一端与电容C35的一端、电容C36的一端、电容C37的一端连接后接电源模块3.3V单片机模块供电端，同时作为本模块的3.3V单片机模块供电端；电容C34的另一端与电容C35的另一端、电容C36的另一端、电容C37的另一端连接后接地。所述的FPGA模块包括通信逻辑电路、人机交互逻辑电路、第一信号输入逻辑电路、第二信号输入逻辑电路、复位逻辑电路、晶振及信号输入电路、信号输出电路；利用FPGA处理器强大的数据处理能力及其特殊地并行结构，快速地对传入数据进行处理，并利用自拟的通信协议将处理后数据发送给单片机模块，大幅提高电路性能。其中通信逻辑电路包括芯片U5、U6、U7、U8、U9、U10、端子P10、电阻R26-R28、电阻R33-36，芯片U5A的6脚与芯片U6的5脚连接，8脚与芯片U6的1脚连接，13脚与芯片U6的2脚连接，其本文档来自技高网...

【技术保护点】
基于STM32与FPGA的智能硬件终端，其特征在于包括电源模块、单片机模块、FPGA模块、滤波模块；电源模块为单片机模块和FPGA模块供电，FPGA模块的信号输出端与单片机模块信号输入端相连；电源模块与单片机模块和FPGA模块间设有滤波模块，用于滤除噪声及分离各种不同信号的作用。

【技术特征摘要】
1.基于STM32与FPGA的智能硬件终端，其特征在于包括电源模块、单片机模块、FPGA模块、滤波模块；电源模块为单片机模块和FPGA模块供电，FPGA模块的信号输出端与单片机模块信号输入端相连；电源模块与单片机模块和FPGA模块间设有滤波模块，用于滤除噪声及分离各种不同信号的作用。2.如权利要求1所述的基于STM32与FPGA的智能硬件终端，其特征在于所述电源模块包括5V转3.3VFPGA供电电路、5V转2.5VFPGA供电电路、5V转1.2VFPGA供电电路、5V转3.3V单片机供电电路、5V输入及保险丝电路；所述的5V转3.3VFPGA供电电路包括芯片U4、电容C38-C42、电阻R23-R25、R29、二极管D3-D5；芯片U4的1脚与电容C39的一端、二极管D3的负极、二极管D4的负极相连接，2脚接地，3脚与电阻R29的一端、电阻R24的一端连接，4脚与电阻R23的一端、电阻R25的一端连接，5脚与电阻R23的另一端、二极管D3的正极、电容C38的一端连接后接接5V电源，6脚与电容C39的另一端、二极管D5的负极、电感L2的一端相连接；电感L2的另一端与电阻R24的另一端、二极管D4的正极、电容C40的一端、电解电容C41的正极、电容C42的一端连接后作为3.3VFPGA模块供电端；电容C38的另一端、电阻R25的另一端、二极管D5的正极、电阻R29的另一端、电容C40的另一端、电解电容C41的负极、电容C42的另一端接地；所述的5V转2.5VFPGA供电电路包括芯片U11、电容C43-C45，芯片U11的1脚与电容C43的负极连接后接地，2脚与4脚、电容C44的正极、电容C45的一端连接后作为2.5VFPGA模块供电端，3脚与电容C43的正极连接后接5V电源；电容C44的负极、电容C45的另一端接地；所述的5V转1.2VFPGA供电电路包括芯片U12、电容46-48，芯片U12的1脚与电容C46的负极连接后接地，2脚与4脚、电容C47的正极、电容C48的一端连接后作为1.2VFPGA模块供电端，3脚与电容C46的正极连接后接5V电源；电容C47的负极、电容C48的另一端接地；所述的5V转3.3V单片机供电电路包括芯片U13、电容C50-C54，芯片U13的1脚与3脚、电容C50的一端、电容C51的一端连接后接5V电源，2脚与电容C50的另一端、电容C51的另一端、电容C52的一端连接后接地，4脚与电容C52的另一端连接，5脚与电容C53的一端、电容C54的一端连接后作为3.3V单片机模块供电端；电容C53的另一端、电容C54的另一端接地；所述的5V输入及保险丝电路包括USB插件P14、保险丝F1、电容C56；USB插件P14的1脚与保险丝F1的一端连接，5脚与电解电容C56的负极接地，保险丝F1的另一端与电解电容C56的正极连接后5V电源，同时作为5V单片机模块供电端；USB插件P14的其余脚架空；芯片U4的型号为MP2359，芯片U11、U12的型号为REG1117-2.5，U13的型号为RT9193。3.如权利要求2所述的基于STM32与FPGA的智能硬件终端，其特征在于所述的滤波模块包括FPGA3.3V电源滤波电路、FPGA1.2V电源滤波电路、FPGA2.5V电源滤波电路、单片机3.3V电源滤波电路；其中FPGA3.3V电源滤波电路包括电容C2-C9,电容C2的一端与电容C3的一端、电容C4的一端、电容C5的一端、电容C6的一端、电容C7的一端、电容C8的一端、电容C9的一端连接后接电源模块3.3VFPGA模块供电端，同时作为本模块的3.3VFPGA模块供电端；电容C2的另一端与电容C3的另一端、电容C4的另一端、电容C5的另一端、电容C6的另一端、电容C7的另一端、电容C8的另一端、电容C9的另一端连接后接地；FPGA1.2V电源滤波电路包括电容C15-22，电容C15的一端与电容C16的一端、电容C17的一端、电容C18的一端、电容C19的一端、电容C20的一端、电容C21的一端、电容C22的一端连接后接电源模块1.2VFPGA模块供电端，同时作为本模块的1.2VFPGA模块供电端；电容C15的另一端与电容C16的另一端、电容C17的另一端、电容C18的另一端、电容C19的另一端、电容C20的另一端、电容C21的另一端、电容C22的另一端连接后接地；FPGA2.5V电源滤波电路包括包括电容C29、C30、C32、C33，电容C29的一端与电容C30的一端、电容C32的一端、电容C33的一端连接后接电源模块2.5VFPGA模块供电端，同时作为本模块的2.5VFPGA模块供电端；电容C29的另一端与电容C30的另一端、电容C32的另一端、电容C33的另一端连接后接地；单片机3.3V电源滤波电路包括电容C34-C37，电容C34的一端与电容C35的一端、电容C36的一端、电容C37的一端连接后接电源模块3.3V单片机模块供电端，同时作为本模块的3.3V单片机模块供电端；电容C34的另一端与电容C35的另一端、电容C36的另一端、电容C37的另一端连接后接地。4.如权利要求3所述的基于STM32与FPGA的智能硬件终端，其特征在于所述的FPGA模块包括通信逻辑电路、人机交互逻辑电路、第一信号输入逻辑电路、第二信号输入逻辑电路、复位逻辑电路、晶振及信号输入电路、信号输出电路；通信逻辑电路包括芯片U5、U6、U7、U8、U9、U10、端子P10、电阻R26-R28、电阻R33-36，芯片U5A的6脚与芯片U6的5脚连接，8脚与芯片U6的1脚连接，13脚与芯片U6的2脚连接，其余脚架空；芯片U6的3脚、7脚、8脚连接后接地，6脚与芯片U5J的12脚连接，4脚接地；芯片U5J的15脚与芯片U7的3脚、端子P10的9脚、电阻R26的一端连接，20脚与芯片U8的3脚、端子P10的3脚连接，16脚与芯片U9的3脚、端子P10的1脚、电阻R28的一端连接，18脚与芯片U10的3脚、端子P10的5脚、电阻R27的一端连接，94脚与97脚连接后接地，96脚与滤波模块的2.5VFPGA模块供电端连接，21脚与电阻R33的一端连接，92脚与电阻R34的一端连接，14脚与电阻R35的一端连接，9脚与电阻R36的一端连接，1-3脚、7脚、10-11脚作为外部数据的预留输入端；电阻R33的另一端、芯片U7的1脚、芯片U8的1脚、芯片U9的1脚、芯片U10的1脚、电阻R28的另一端、端子P10的2脚、端子P10的10脚接地；芯片U7的2脚、芯片U8的2脚、芯片U9的2脚、芯片U10的2脚、端子P10的4脚、电阻R26的另一端、电阻R27的另一端接滤波模块的2.5VFPGA模块供电端；电阻R34的另一端、电阻R35的另一端、电阻R36的另一端接滤波模块的3.3VFPGA模块供电端；人机交互逻辑电路包括芯片U5、电阻R30-32、电阻R37-38、发光...

【专利技术属性】
技术研发人员：赵星伦，刘宇寒，孙玲玲，苏泽敏，邓邹超，
申请(专利权)人：杭州电子科技大学，
类型：新型
国别省市：浙江,33