新型分数锁相环（PLL）架构制造技术

在一个实施例中，一种用于频率划分的方法包括：将模信号从级联的划分器级中的最后划分器级向划分器级中的第一划分器级沿划分器级的链向上传播，并且针对划分器级中的每个划分器级，当模信号传播出划分器级时生成相应的本地负载信号。该方法还包括：针对划分器级中的每个划分器级，基于相应的本地负载信号向划分器级输入一个或多个相应的控制位，一个或多个相应的控制位设置划分器级的划分器值。

【技术实现步骤摘要】
【国外来华专利技术】新型分数锁相环（PLL）架构相关申请的交叉引用本申请要求2015年8月7日在美国专利和商标局提交的非临时申请No.14/820,894的优先权和权益，其全部内容通过引用并入本文。
本公开的各方面一般地涉及频率合成，并且更特别地涉及锁相环(PLL)。
技术介绍
锁相环(PLL)可以使用在频率合成中以通过将参考信号的频率乘以对应量来生成具有期望频率的信号。PLL广泛地用来在无线通信系统、微处理系统和高速数据系统中提供具有期望频率的信号。
技术实现思路
下文提出一个或多个实施例的简要概述以便提供对这样的实施例的基本理解。这一概述不是所有被考虑到的实施例的广泛综述，并且既不意图为标识所有实施例的关键或重要元素，也不意图为界定任何或所有实施例的范围。它的唯一目的是以简化形式提出一个或多个实施例的一些概念作为稍后提出的更详细描述的序言。根据一方面，提供了一种频率划分器。该频率划分器包括形成划分器链的多个级联的划分器级，其中划分器级中的每个划分器级被配置为接收一个或多个相应的控制位并且基于一个或多个相应的控制位来设置划分器级的划分器值，并且其中多个级联的划分器级被配置为将模信号从划分器级中的最后划分器级向划分器级中的第一划分器级沿划分器链向上传播，并且划分器级中的每个划分器级被配置为当模信号传播出划分器级时输出相应的本地负载信号。该频率划分器还包括耦合到多个划分器级的扩展设备，其中针对划分器级中的每个划分器级，扩展设备被配置为从划分器级接收相应的本地负载信号，并且基于相应的本地负载信号向划分器级输入用于划分器级的一个或多个相应的控制位。第二方面涉及一种频率划分器。该频率划分器包括形成划分器链的多个级联的划分器级，其中多个级联的划分器级被配置为接收设置多个级联的划分器级的除数的多个控制位，将输入信号的频率除以除数，并且将模信号从划分器级中的最后划分器级向划分器级中的第一划分器级沿划分器链向上传播。频率划分器还包括输出锁存器，输出锁存器被配置为从划分器级中的一个划分器级的模输出接收模信号，接收输入信号，并且利用所接收的输入信号对所接收的模信号重新定时以生成频率划分器的输出信号。第三方面涉及一种用于频率划分的方法。该方法包括：将模信号从级联的划分器级中的最后划分器级向划分器级中的第一划分器级沿划分器级的链向上传播。该方法还包括：针对划分器级中的每个划分器级，当模信号传播出划分器级时生成相应的本地负载信号。该方法进一步包括：针对划分器级中的每个划分器级，基于相应的本地负载信号向划分器级输入一个或多个相应的控制位，一个或多个相应的控制位设置划分器级的划分器值。第四方面涉及一种用于频率划分的装置。该装置包括：用于将模信号从级联的划分器级中的最后划分器级向划分器级中的第一划分器级沿划分器级的链向上传播的部件。该装置还包括：针对划分器级中的每个划分器级，用于当模信号传播出划分器级时生成相应的本地负载信号的部件。该装置进一步包括：针对划分器级中的每个划分器级，用于基于相应的本地负载信号向划分器级输入一个或多个相应的控制位的部件，一个或多个相应的控制位设置划分器级的划分器值。为了完成前述和相关目的，一个或多个实施例包括在后文中充分描述并且在权利要求中特别指出的特征。以下描述和附图详细阐述了一个或多个实施例的某些说明性方面。然而，这些方面指示各种实施例的原理可以被采用的各种方式中的仅一些方式，并且所描述的实施例意图为包括所有这样的方面以及它们的等价物。附图说明图1示出了锁相环(PLL)的示例。图2示出了多模频率划分器的示例。图3示出了根据本公开的某些方面的示例性多模频率划分器。图4示出了根据本公开的某些方面的示例性2/3划分器级。图5是时间线，其图示了图4中的2/3划分器级的输入信号和输出模信号的示例。图6示出了根据本公开的某些方面的示例性1/2/3划分器级。图7是时间线，其图示了图6中的1/2/3划分器级的输入信号和输出模信号的示例。图8示出了根据本公开的某些方面的用于2/3划分器级的示例性负载设备。图9示出了根据本公开的某些方面的用于1/2/3划分器级的示例性负载设备。图10是时间线，其图示了根据本公开的某些方面的用于三个划分器级的示例性输入信号和输出模信号。图11是时间线，其图示了根据本公开的某些方面的用于多个划分器级的示例性输出模信号。图12是流程图，其示出了根据本公开的实施例的用于频率划分的方法。具体实施方式下面关于附图阐述的详细描述意图作为对各种配置的描述，并且不意图表示本文描述的概念可以被实践在其中的仅有配置。该详细描述包括用于提供对各种概念的透彻理解的具体细节。然而，对本领域的技术人员将明显的是，这些概念可以被实践而不具有这些具体细节。在一些实例中，公知的结构和组件以框图形式示出以便避免使此类概念模糊不清。图1示出了锁相环(PLL)110的示例。PLL110包括相位频率检测器(PFD)115、电荷泵120、环路滤波器130、压控振荡器(VCO)140、以及反馈频率划分器160。VCO140的输出为PLL110提供输出信号，如下面进一步讨论的，其中输出信号的频率通过调节VCO140的输入电压而被控制。输出信号通过频率划分器160被反馈到PFD检测器115。频率划分器160将输出信号的频率除以除数N以产生反馈信号(标示为“FB”)，其具有等于fout/N的频率，其中fout是输出信号的频率。除数也可以被称为划分器值或划分比。PFD检测器115接收反馈信号FB和参考信号(标示为“REF”)作为输入。参考信号REF可以来自晶体振荡器或具有稳定频率的另一源。PFD检测器115检测参考信号REF与反馈信号FB之间的相位差，并且将检测到的相位差(误差)输出到电荷泵120。电荷泵120和环路滤波器130将检测到的相位差转换成控制VCO140的频率的控制电压。控制电压按如下方向调节VCO140的频率，该方向减小参考信号REF与反馈信号FB之间的相位差。当PLL110被锁定时，输出信号具有如下频率，该频率近似等于参考信号REF的频率的N倍。在无线通信系统中，改变PLL110的输出频率可能是合意的。输出频率可以通过调节频率划分器160的除数而被改变。在一个示例中，除数可以被调节为多个不同整数值中的任一个。然而，为了以精细粒度(高分辨率)调节PLL的输出频率，频率划分器160可能需要将除数调节为分数值(即，具有分数组成部分的值)。这可以通过以下来实现：在两个整数值之间转换(切换)除数以使得除数的时间平均值近似等于期望的分数值。在这点上，如图1中示出的，频率划分器160的除数可以由Δ-Σ调制器170的输出来控制。Δ-Σ调制器170向划分器160输出设置划分器160的除数的多个控制位174。在操作中，Δ-Σ调制器170接收用于除数的期望分数值172。Δ-Σ调制器170根据期望的分数值172动态地改变对划分器160的控制位174，以使得除数的时间平均值近似等于期望的分数值。在某些方面中，Δ-Σ调制器170可以使用由频率划分器160输出的反馈信号FB而被钟控，在这种情况下，Δ-Σ调制器170可以在反馈信号FB的每个循环更新控制位174一次。图1中的PLL110可以被称为分数N频率合成器或另一术语。划分器160可以使用级联的划分器级(也被称为划本文档来自技高网...

【技术保护点】
一种频率划分器，包括：形成划分器链的多个级联的划分器级，其中所述划分器级中的每个划分器级被配置为接收一个或多个相应的控制位并且基于所述一个或多个相应的控制位来设置所述划分器级的划分器值，并且其中所述多个级联的划分器级被配置为将模信号从所述划分器级中的最后划分器级向所述划分器级中的第一划分器级沿所述划分器链向上传播，并且所述划分器级中的每个划分器级被配置为当所述模信号传播出所述划分器级时输出相应的本地负载信号；以及耦合到所述多个划分器级的扩展设备，其中针对所述划分器级中的每个划分器级，所述扩展设备被配置为从所述划分器级接收所述相应的本地负载信号，并且基于所述相应的本地负载信号向所述划分器级输入用于所述划分器级的所述一个或多个相应的控制位。

【技术特征摘要】
【国外来华专利技术】2015.08.07 US 14/820,8941.一种频率划分器，包括：形成划分器链的多个级联的划分器级，其中所述划分器级中的每个划分器级被配置为接收一个或多个相应的控制位并且基于所述一个或多个相应的控制位来设置所述划分器级的划分器值，并且其中所述多个级联的划分器级被配置为将模信号从所述划分器级中的最后划分器级向所述划分器级中的第一划分器级沿所述划分器链向上传播，并且所述划分器级中的每个划分器级被配置为当所述模信号传播出所述划分器级时输出相应的本地负载信号；以及耦合到所述多个划分器级的扩展设备，其中针对所述划分器级中的每个划分器级，所述扩展设备被配置为从所述划分器级接收所述相应的本地负载信号，并且基于所述相应的本地负载信号向所述划分器级输入用于所述划分器级的所述一个或多个相应的控制位。2.根据权利要求1所述的频率划分器，其中针对所述划分器级中的每个划分器级，所述扩展设备被配置为在所述相应的本地负载信号的边沿向所述划分器级输入用于所述划分器级的所述一个或多个相应的控制位。3.根据权利要求2所述的频率划分器，其中所述相应的本地负载信号的所述边沿是所述相应的本地负载信号的上升沿。4.根据权利要求1所述的频率划分器，其中所述扩展设备包括多个负载设备，所述负载设备中的每个负载设备对应于所述划分器级中的相应的划分器级，并且所述负载设备中的每个负载设备包括：逻辑电路，被配置为生成用于所述相应的划分器级的所述一个或多个相应的控制位；以及触发器，被配置为从所述相应的逻辑电路接收所述一个或多个相应的控制位，从所述相应的划分器级接收所述相应的本地负载信号，并且在所述相应的本地负载信号的边沿向所述相应的划分器级输出所述一个或多个相应的控制位。5.根据权利要求4所述的频率划分器，其中所述相应的本地负载信号的所述边沿是所述相应的本地负载信号的上升沿。6.根据权利要求1所述的频率划分器，其中所述扩展设备被配置为从Δ-Σ调制器接收多个控制位，并且将所述多个控制位转换成用于所述划分器级的所述相应的控制位。7.根据权利要求1所述的频率划分器，其中所述划分器级中的至少一个划分器级是1/2/3划分器级，并且所述相应的一个或多个控制位包括相应的编程位和相应的划分位。8.根据权利要求7所述的频率划分器，其中所述1/2/3划分器级被配置为：如果所述相应的划分位具有第一逻辑状态，则将所述相应的划分器值设置为一，并且如果所述划分位具有第二逻辑状态，则至少部分地取决于所述相应的编程位的逻辑状态，将所述相应的划分器值设置为二或三。9.根据权利要求1所述的频率划分器，进一步包括输出锁存器，所述输出锁存器被配置为从所述划分器级中的一个划分器级的模输出接收所述模信号，接收所述频率划分器的输入信号，并且利用接收的所述输入信号对接收的所述模信号重新定时以生成所述频率划分器的输出信号。10.根据权利要求9所述的频率划分器，其中所述输出锁存器被配置为将接收的所述模信号的边沿与接收的所述输入信号的边沿对准。11.一种频率划分器，包括：形成划分器链的多个级联的划分器级，其中所述多个级联的划分器级被配置为接收设置所述多个级联的划分器级的除数的多个控制位，将输入信号的频率除以所述除数，并且将模信号从所述划分器级中的最后划分器级向所述划分器级中的第一划分器级沿所述划分器链向上传播；以及输出锁存器，被配置为从所述划分器级中的一个划...

【专利技术属性】
技术研发人员：B·班迪达，H·科恩，E·黑路，K·L·阿库迪亚，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US