半导体装置、操作半导体装置的方法和包括该装置的系统制造方法及图纸

本发明专利技术提供了一种能够用于PCIe的半导体装置、PCIe系统以及操作PCIe系统和用于PCIe的半导体装置的方法。所述能够用于PCIe的半导体装置包括：分别被构造为在PCIe环境中发送和接收数据的各个端口；以及PCIe控制器，其被构造为在能够用于PCIe的半导体装置与另一能够用于PCIe的半导体装置之间设置链路。所述链路包括在各个端口中的至少一个端口上实施的至少一个通路。PCIe控制器包括链路训练和状况状态机，其被构造为根据各个端口的第一排序执行第一通路号协商并根据与各个端口的第一排序不同的各个端口的第二排序执行第二通路号协商，并且根据第一通路号协商和第二通路号协商的结果确定链路的最佳链路宽度。

A semiconductor device, a method of operating a semiconductor device, and a system including the device

The present invention provides a method for a semiconductor device, a PCIe system and a semiconductor device for the operation of a PCIe and a semiconductor device for a PCIe. The PCIe can be used for semiconductor device includes: respectively configured to send in the PCIe environment and each port to receive data; and the PCIe controller, which is constructed in the semiconductor device can be used for PCIe and the other can be used to link between semiconductor device PCIe. The link includes at least one path implemented on at least one port in each port. The PCIe controller includes a link training and status of the state machine, which is constructed according to the first order each port of the execution of the first access number of negotiation according to each port of the first sort and each port in second different sort second access number of consultations, and to determine the optimal link width according to the first pass road second access number of consultation and negotiation the results of.

【技术实现步骤摘要】
半导体装置、操作半导体装置的方法和包括该装置的系统相关申请的交叉引用本申请要求于2016年10月5提交的韩国专利申请No.10-2016-0128398的优先权，其该申请的内容以引用方式并入本文中。
本专利技术构思涉及半导体装置、半导体系统及其操作方法。
技术介绍
术语外围设备互连(PCI)指与电子装置之间的数据相互通信关联的不断发展的技术规范。快速PCI(PCIe)是PCI的扩展并且提供了广泛用于计算工业中的接口协议，以有助于在半导体装置之间或者在包括在半导体系统中的装置之间高速传输数据。PCIe接口协议被充分记录为一种串行数据传输接口协议。因此，可容易获得诸如由被称作PCISIG的组织公布的“快速PCI基础规范3.1a版”的特定PCIe技术规范。(参见例如https://pcisig.com/)。下文中，将本领域技术人员在常规上可接受的所有有关文献(全部或一部分并且包括相关的近期更新)称作“PCIe技术规范”。如PCIe技术规范中详细描述的，PCIe技术提供了一种可用于同时发送和接收数据的双向连接。在该语境中，术语“同时”意指能够用于PCIe的装置发送数据的时间段与该装置接收数据的时间段至少部分地重叠。双向连接可包括单工发送路径和单工接收路径。为了强调这种结构，通过PCIe接口协议限定的双向连接模型还可被称作双单工连接模型。有鉴于此，可替代性地将装置说成是“PCIe可用的”、“能够用于PCIe的”或者能够“在PCIe环境下操作”，其实质上包并入了PCIe技术规范指明的特征和性能。能够用于PCIe的装置之间的发送和接收路径被称作“链路”，其中链路包括至少一对发送和接收路径。这里，构成一个这种“对”的发送和接收路径可被称作“通路”。关于这一点，将包括在链路中的通路数量定义为对应的“链路宽度”。为了使PCIe装置能够发送和接收数据，必须执行用于限定(或“设置”)PCIe接口协议的物理层中的链路的初始化程序。然而，不能确保初始化程序的成功执行，并且一个或多个通路的设置可失效。例如，如果不能建立数据发送路径，则在初始化程序中可不设置通路。在发生“失效通路”的情况下，PCIe装置应该利用一个或多个其它通路建立链路。
技术实现思路
一方面，本专利技术构思提供了一种半导体装置，即使作为在PCIe装置之间设置链路的结果存在一个或多个失效通路，该半导体装置也能够使PCIe装置之间的链路宽度最大化。在另一方面，本专利技术构思提供了一种类似地能够使PCIe装置之间的链路宽度最大化的半导体系统。在又一方面，本专利技术构思提供了一种操作半导体装置或半导体系统的方法，即使作为在PCIe装置之间设置链路的结果存在一个或多个失效通路，所述半导体装置或半导体系统也能够使PCIe装置之间的链路宽度最大化。然而，本专利技术构思的实施例不仅限于这些列出的方面，并且本公开中阐述的本专利技术构思的其它方面将对于本领域普通技术人员变得更清楚。根据本专利技术构思的一个实施例，提供了一种能够用于PCIe的半导体装置，包括：分别被构造为在PCIe环境中发送和接收数据的各个端口；以及PCIe控制器，其被构造为在能够用于PCIe的半导体装置与另一能够用于PCIe的半导体装置之间设置链路，其中，所述链路包括在各个端口中的至少一个端口上实施的至少一个通路，并且PCIe控制器包括链路训练和状况状态机(LTSSM)，其被构造为根据各个端口的第一排序执行第一通路号协商并根据与各个端口的第一排序不同的各个端口的第二排序执行第二通路号协商，并且根据第一通路号协商和第二通路号协商的结果确定链路的最佳链路宽度。根据本专利技术构思的另一实施例，提供了一种能够用于PCIe的半导体装置，包括：分别被构造为在PCIe环境中发送和接收数据的N个端口，‘N’是大于二的正整数；以及PCIe控制器，其被构造为在能够用于PCIe的半导体装置与另一能够用于PCIe的半导体装置之间设置链路，其中，链路包括利用N个端口之一分别建立的‘M’个通路，‘M’是不大于N的正整数，其中，PCIe控制器包括链路训练和状况状态机(LTSSM)，其被构造为：根据各个端口的第一排序执行第一通路号协商以产生第一通路数量，并且将第一通路数量与参考值M/2进行比较，并且如果第一通路数量不小于参考值，则确定链路的最佳链路宽度对应于第一通路数量，否则如果第一通路数量小于参考值，则根据各个端口的第二排序执行第二通路号协商以产生第二通路数量，并且确定链路的最佳链路宽度对应于第二通路数量。根据本专利技术构思的另一实施例，提供了一种PCIe系统，其包括能够用于PCIe的第一半导体装置和能够用于PCIe的第二半导体装置，其中，第一半导体装置建立链路，所述链路包括分别被构造为经多个端口中的一个端口发送和接收数据的各个通路，所述多个端口在PCIe环境中连接第一半导体装置和第二半导体装置；并且第一半导体装置被构造为根据各个端口的第一排序执行第一通路号协商并根据与各个端口的第一排序不同的各个端口的第二排序执行第二通路号协商，并且根据第一通路号协商和第二通路号协商的结果确定链路的最佳链路宽度。根据本专利技术构思的另一实施例，提供了一种PCIe系统，其包括能够用于PCIe的第一半导体装置和能够用于PCIe的第二半导体装置，其中，第一半导体装置建立包括M个通路的链路，所述M个通路分别被构造为经N个端口中的一个端口发送和接收数据，所述N个端口在PCIe环境中连接第一半导体装置和第二半导体装置，‘N’是大于二的正整数，‘M’是不大于N的正整数，并且第一半导体装置根据各个端口的第一排序执行第一通路号协商以产生第一通路数量，并且将第一通路数量与参考值M/2进行比较，并且如果第一通路数量不小于参考值，则确定链路的最佳链路宽度对应于第一通路数量，否则如果第一通路数量小于参考值，则根据各个端口的第二排序执行第二通路号协商以产生第二通路数量，并且确定链路的最佳链路宽度对应于第二通路数量。根据本专利技术构思的另一实施例，提供了一种操作PCIe系统的方法，所述PCIe系统包括能够用于PCIe的第一半导体装置和能够用于PCIe的第二半导体装置。所述方法包括步骤：利用第一半导体装置在第一半导体装置与第二半导体装置之间设置链路，其中，链路包括各个通路，每个通路分别连接第一半导体装置的一个端口和第二半导体装置的对应端口。链路的设置包括：执行第一通路号协商和第二通路号协商中的至少一个，其中根据连接第一半导体装置和第二半导体装置的各个端口的第一排序关于各个端口执行第一通路号协商，根据与连接第一半导体装置和第二半导体装置的各个端口的第一排序不同的各个端口的第二排序关于各个端口执行第二通路号协商；根据第一通路号协商和第二通路号协商的结果确定链路的最佳链路宽度。根据本专利技术构思的另一实施例，提供了一种操作能够用于PCIe的半导体装置的方法，其中所述能够用于PCIe的半导体装置包括：分别被构造为在PCIe环境中发送和接收数据的N个端口，‘N’是大于二的正整数；以及被构造为在能够用于PCIe的半导体装置与另一能够用于PCIe的半导体装置之间设置链路的PCIe控制器，其中，链路包括利用N个端口之一分别建立的‘M’个通路，‘M’是不大于N的正整数。所述方法包括步骤：根据各个端口的第一排序执行第一通路号协商以产生第一通路数量，并本文档来自技高网...

【技术保护点】
一种能够用于PCIe的半导体装置，包括：分别被构造为在PCIe环境中发送和接收数据的各个端口；以及PCIe控制器，其被构造为在能够用于PCIe的半导体装置与另一能够用于PCIe的半导体装置之间设置链路，其中，所述链路包括在各个端口中的至少一个端口上实施的至少一个通路，并且PCIe控制器包括链路训练和状况状态机，其被构造为根据各个端口的第一排序执行第一通路号协商并根据与各个端口的第一排序不同的各个端口的第二排序执行第二通路号协商，并且根据第一通路号协商和第二通路号协商的结果确定链路的最佳链路宽度。

【技术特征摘要】
2016.10.05 KR 10-2016-01283981.一种能够用于PCIe的半导体装置，包括：分别被构造为在PCIe环境中发送和接收数据的各个端口；以及PCIe控制器，其被构造为在能够用于PCIe的半导体装置与另一能够用于PCIe的半导体装置之间设置链路，其中，所述链路包括在各个端口中的至少一个端口上实施的至少一个通路，并且PCIe控制器包括链路训练和状况状态机，其被构造为根据各个端口的第一排序执行第一通路号协商并根据与各个端口的第一排序不同的各个端口的第二排序执行第二通路号协商，并且根据第一通路号协商和第二通路号协商的结果确定链路的最佳链路宽度。2.根据权利要求1所述的能够用于PCIe的半导体装置，其中，各个端口的第一排序是从最低指定端口至最高指定端口的各个端口的升序，并且各个端口的第二排序是从最高指定端口至最低指定端口的各个端口的降序。3.根据权利要求2所述的能够用于PCIe的半导体装置，其中，第一通路号协商得到第一链路宽度，第二通路号协商得到小于第一链路宽度的第二链路宽度，并且PCIe控制器确定最佳链路宽度对应于第一链路宽度。4.根据权利要求2所述的能够用于PCIe的半导体装置，其中，链路训练和状况状态机支持能够进行各个端口的第一排序和第二排序的PCIe通路反转功能。5.根据权利要求4所述的能够用于PCIe的半导体装置，其中，PCIe控制器包括根复合体。6.根据权利要求1所述的能够用于PCIe的半导体装置，其中，利用对应的TS1有序集合执行第一通路号协商和第二通路号协商中的每一个。7.根据权利要求1所述的能够用于PCIe的半导体装置，其中，PCIe控制器还被构造为对各个端口中与失效通路关联的端口进行识别，然后关于等于端口的总数除以2的参考值来确定最佳链路宽度。8.根据权利要求7所述的PCIe半导体装置，其中，当所识别的端口的端口号小于参考值时，确定最佳链路宽度对应于第二通路号协商的结果。9.一种能够用于PCIe的半导体装置，包括：分别被构造为在PCIe环境中发送和接收数据的N个端口，‘N’是大于二的正整数；以及PCIe控制器，其被构造为在能够用于PCIe的半导体装置与另一能够用于PCIe的半导体装置之间设置链路，其中，链路包括利用N个端口之一分别建立的‘M’个通路，‘M’是不大于N的正整数，其中，PCIe控制器包括链路训练和状况状态机，其被构造为：根据各个端口的第一排序执行第一通路号协商以产生第一通路数量，并且将第一通路数量与参考值M/2进行比较，并且如果第一通路数量不小于参...

【专利技术属性】
技术研发人员：郭永淏，崔光熙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR