测试方法技术

本发明专利技术揭示了一种测试方法。本发明专利技术提供的测试方法，在进行测试时，通过基准单元获得一基准夹断电压；通过所述测试单元获得测试夹断电压，依据所述测试夹断电压与所述基准夹断电压的大小判断所述第二外延层在形成时的温度情况。由此，能够直观的检测到外延层在形成时的温度情况，也就能够对其质量有着较佳的把握，从而对有异常的产品及时作出调整，避免了探针检测和最终检测良率低的情况发生。

【技术实现步骤摘要】
测试方法
本专利技术涉及半导体
，特别是涉及一种测试方法。
技术介绍
目前，在CMOS等器件的制备中，一个较为常见的选择是在P型衬底上形成一层P型外延层，然后完成源极、漏极和栅极的制备，以便提高器件性能，降低漏电流。但是，外延层的质量如何，尤其是外延层在形成时能否维持在所需要的温度范围下，直接制约着器件是否能够达到标准。然而，考虑到外延层制备时温度过高，目前并不便于制造部门的线下检测(offlinemonitor)，同时也缺乏有效的WAT(waferacceptancetest，允收检测)测试结构。
技术实现思路
本专利技术的目的在于提供一种测试方法，以便能够检测到外延层在制备时温度是否正常。为解决上述技术问题，本专利技术提供一种测试方法，利用一测试结构进行测试，所述测试结构包括基准单元和测试单元；所述基准单元包括第一衬底；位于所述第一衬底上的第一外延层；位于所述第一外延层中的第一源/漏极，位于所述第一外延层上所第一述源/漏极之间的第一栅极；其中，所述第一衬底电连接所述第一栅极，所述第一源极接地，所述第一漏极连接一外部电源；所述测试单元包括第二衬底；位于所述第二衬底上的第二外延层；本文档来自技高网...

【技术保护点】
一种测试方法，利用一测试结构进行测试，所述测试结构包括基准单元和测试单元；所述基准单元包括第一衬底；位于所述第一衬底上的第一外延层；位于所述第一外延层中的第一源/漏极，位于所述第一外延层上所第一述源/漏极之间的第一栅极；其中，所述第一衬底电连接所述第一栅极，所述第一源极接地，所述第一漏极连接一外部电源；所述测试单元包括第二衬底；位于所述第二衬底上的第二外延层；位于所述第二外延层中的第二源/漏极，位于所述第二外延层上所述第二源/漏极之间的第二栅极；所述测试方法包括：利用所述基准单元获得一基准夹断电压；测量所述测试单元的测试夹断电压，依据所述测试夹断电压与所述基准夹断电压的大小判断所述第二外延层在...

【技术特征摘要】
1.一种测试方法，利用一测试结构进行测试，所述测试结构包括基准单元和测试单元；所述基准单元包括第一衬底；位于所述第一衬底上的第一外延层；位于所述第一外延层中的第一源/漏极，位于所述第一外延层上所第一述源/漏极之间的第一栅极；其中，所述第一衬底电连接所述第一栅极，所述第一源极接地，所述第一漏极连接一外部电源；所述测试单元包括第二衬底；位于所述第二衬底上的第二外延层；位于所述第二外延层中的第二源/漏极，位于所述第二外延层上所述第二源/漏极之间的第二栅极；所述测试方法包括：利用所述基准单元获得一基准夹断电压；测量所述测试单元的测试夹断电压，依据所述测试夹断电压与所述基准夹断电压的大小判断所述第二外延层在形成时的温度情况。2.如权利要求1所述的测试方法，其特征在于，根据所述基准夹断电压确定一基准夹断电压范围，若所述测试夹断电压超出所述基准夹断电压范围，则判断所述第二外延层在形成时的温度异常。3.如权利要求2所述的测试方法，其特征在于，若所述测试夹断电压大于所述基准夹断电压范围的最大值，则判断所述第二外延层在形成时温度过低。4.如权利要求2所述的...

【专利技术属性】
技术研发人员：夏泽坤，王兴，李洋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31