一种基于OpenVPX架构的高速背板制造技术

本发明专利技术公开了一种基于OpenVPX架构的高速背板，包括总线接口电路和采用SOC硬件电路实现的支撑模块；总线接口电路包括1个交换板槽位、3个信号处理板槽位、1个采集板槽位、1个接口转换板槽位和1个电源板槽位。通过支撑模块来实现各槽位所承载的负载板卡的配置管理，包括接收交换板槽位提供的同步信号和复位信号并转发到其他槽位，以及在初始化时设置I/O管脚状态以配置各槽位的功能状态；本发明专利技术提供的这种OpenVPX架构的高速背板，解决了现有3U VPX总线通讯电路设计复杂、灵活性和扩展性差的问题。

A high speed backboard based on OpenVPX architecture

The invention discloses a high-speed backplane based on OpenVPX architecture, including the bus interface circuit and a support module using SOC hardware circuit; bus interface circuit includes 1 switching board slots, 3 signal processing board slot, 1 slot, 1 acquisition board interface conversion board slot and 1 power card slot. Through the support module to realize each slot carrying the load board configuration management, including receiving exchange card slot provides synchronous signal and a reset signal is forwarded to the other slot, and set the I/O pin in the initialization state to function configuration of each slot; the OpenVPX high speed backplane architecture provided by the invention the solution of the existing 3U VPX bus communication circuit design complexity, flexibility and scalability problems.

【技术实现步骤摘要】
一种基于OpenVPX架构的高速背板
本专利技术属于高性能嵌入式实时处理电路
，具体涉及一种基于OpenVPX架构的高速背板。
技术介绍
高速通信互联背板的主要功能在于实现背板上各模块之间的高速信号互联。目前的高速通信互联背板往往根据实际系统应用进行电路设计，拓扑结构和层级划分不明显，背板上模块不具有通用性，电路设计复杂、且电路的灵活性和拓展性差。OpenVPX标准为VITA组织发布的为军用、航空航天、国防等领域提供的高可靠性计算机标准，以解决不同厂商设备间的兼容互操作问题；该标准在供电分配、系统控制、参考时钟、槽间距、标准开发、底板、3U系统拓扑结构以及6U系统拓扑结构方面均给出了规范。OpenVPX还提出了“plane”的概念，plane指的是设备间互联的物理和逻辑通道；OpenVPXplanes包括以下5个planes：Utilityplane：为系统提供最基础的服务，比如：电源供给，参考时钟，低级别的信号譬如系统复位信号；Managementplane：用于组织和管理基于IPMI标准的硬件资源，Managementplane的电源可以与为系统中各板卡供电的主电源分开，以实现Managementplane对各板的电源的控制；Controlplane：使用低延迟、中等带宽、基于数据包的通信模式，通过把控制通路(controltraffic)与数据通路(datatraffic)区分开，确保每一通路的带宽，并且一个通路的冲突不会影响到另一个通路；Dataplane：在板间及底板上构建一套高带宽、低延迟的数据通路；Dataplane可以选择单星状或双星状、单跳或多跳的MESH网络；物理层，逻辑层，网络层的通信协议(包括串行的RapidIO和10Gbit以太网)都会被应用到Dataplane。Expansionplane：把主控板与若干紧耦合的处理板或IO板连接起来；Expansionplane拓扑是以每个主节点的根的树的互斥集合，与dataplane一样，expansionplane使用低延迟、高带宽的通道支持其通信。基于现有OpenVPX标准架构的高速背板可解决现有的处理机背板硬件电路设计繁琐、扩展性差的问题，但是，由于OpenVPX标准仅在板级规定了JTAG调试接口，无法为单机级提供统一的调试接口，而背板上搭载的其他板卡上存在着不同的控制器，不同类型、不同厂家控制器的程序烧写软件、烧写工具、烧写接口均不统一，在软件调试和升级时，只能通过拆卸单机完成相应程序的升级修复，无形中增加了维护的成本和复杂性。
技术实现思路
针对现有技术的以上缺陷或改进需求，本专利技术提供了一种基于OpenVPX架构的高速背板，其目的在于解决目前信息处理平台背板信号复杂，在面对多种类负荷任务的调度与资源配置时带宽不足、设备通用化和扩展性差，板卡软件升级维护复杂的问题。为实现上述目的，按照本专利技术的一个方面，提供了一种基于OpenVPX架构的高速背板，包括总线接口电路和采用SOC硬件电路实现的支撑模块；其总线接口电路包括1个交换板槽位、3个信号处理板槽位、1个采集板槽位、1个接口转换板槽位和1个电源板槽位。通过支撑模块来实现对各槽位所承载的负载板卡的配置管理，包括接收交换板槽位提供的同步信号和复位信号并转发到其他槽位，以及在初始化时设置I/O管脚状态以配置各槽位的功能状态。优选的，上述基于OpenVPX架构的高速背板，其总线接口电路各槽位的总线基于OpenVPX标准，均包括拓展板层、数据层、控制层、管理层和公共层，实现以交换板槽位为控制中心与其它槽位的高速信息传输，以及各独立的槽位之间的数据信息交互；特点在于：在拓展板层，各信号处理板槽位上具有第一GTP接口，通过第一GTP接口将3个信号处理板槽位连接起来，以实现信号处理板卡与板卡之间的高速数据传输。在拓展板层，各信号处理板槽位以及采集板槽位上具有第二GTP接口，通过第二GTP接口将3个信号处理板槽位和采集板槽位连接起来，形成一个环形的通路。采集板槽位所承载的采集板主要用于生成线性调频信号、采集信道传送的信号，以及数据预处理。由于各信号处理板槽位可承载不同的信号处理板实现的算法并不相同，处理的数据也会有差异，因此需要对采集板发送给信号处理板的数据进行二次处理；可通过在母板上增加子板，由母板和子板2块电路板构成的信号处理板，母板的处理器主要为DSP，用于算法处理，子板的处理器主要为FPGA芯片，用于信号处理，以构造一条精确匹配所需算法和性能要求的数据通道，扩展母板的处理性能和传输带宽，子板上FPGA芯片处理的数据则通过背板上第二GTP接口在各信号处理板槽位和采集板槽位之间进行数据交互，实现处理后的载波信号在不同信号处理板槽位上的分配、二次处理以及数据交互，提高系统的并行处理能力。在数据层，交换板槽位、3个信号处理板槽位和采集板槽位上具有RapidIO接口，且交换板槽位上的RapidIO接口与其他槽位上的RapidIO接口通过所承载的交换板内的SerialRapidIO交换芯片进行连接，构成4X串行RapidIO互连网络，4X串行RapidIO包括4对发送差分对线，4对接收差分对线，每对RapidIO传输速率为3.125Gbps，通过该串行RapidIO数据总线在各槽位之间可实现不低于5Gbps的高速信号传输，实现所承载的交换板和采集板、信号处理板之间可靠地图像传输和指令信息的多点交互。在控制层，交换板槽位、3个信号处理板槽位和采集板槽位上具有以太网接口、且交换板槽位上的以太网接口与其它槽位的以太网接口通过所承载的交换板上的以太网接口控制芯片进行连接，构成基于以太网总线的多节点通信网络，通过以太网总线来传输上位机发送给交换板槽位的传输命令、烧写文件命令，以及向上位机发送交换槽位返回的状态信息；并由上位机根据该状态信息将烧写文件通过上述以太网总线接口传输到指定槽位；实现背板上各个槽位与外部接口之间的控制信息交互。以太网总线上连接的接口芯片支持串行千兆以太网，支持MII\GMII\RGMII\SGMII接口的I/O口模式，本专利技术采用的SGMII接口的I/O端口数目少，便于PCB布线，并且数据信号以差分对形式出现，有利于保证信号完整性。在管理层，交换板槽位、3个信号处理板槽位和采集板槽位上具有PMBUS接口，各槽位之间通过PMBUS总线相连，通过交换板上的PMBUS总线提供对各槽位所承载的负载板卡的管理；包括对各槽位板卡的自检、BIT测试、程序升级、电源管理、健康管理、复位管理、时钟管理和/或对时；由交换板下发的管理信号通过交换板槽位的PMBUS接口经由PMBUS总线下发到各槽位，各槽位承载的板卡的反馈信号通过各槽位的PMBUS接口经由PMBUS总线返回给交换板槽位，进而发送到所承载的交换板卡。在公共层，包括系统时钟总线、复位信号总线和电源总线；将适用于槽位所加载的板卡处理器加电的电信号通过PMBUS总线接口连接到支撑模块的SOC芯片，来实现板卡加电管理；通过将电源板槽位提供的电信号转化为其他各板卡槽所需的电信号大小给背板上的各个负载板卡加电，以实现背板上各负载的供电电信号输入。优选的，上述基于OpenVPX架构的高速背板，其支撑模块包括复位单元、I/O管脚状态设置单元和信号同步单元本文档来自技高网...

【技术保护点】
一种基于OpenVPX架构的高速背板，其特征在于，包括总线接口电路和采用SOC硬件电路实现的支撑模块；所述总线接口电路包括1个交换板槽位、3个信号处理板槽位、1个采集板槽位、1个接口转换板槽位和1个电源板槽位；通过所述支撑模块来实现对各槽位所承载的负载板卡的配置管理，包括接收交换板槽位提供的同步信号和复位信号并转发到其他槽位，以及在初始化时设置I/O管脚状态以配置各槽位的功能状态。

【技术特征摘要】
1.一种基于OpenVPX架构的高速背板，其特征在于，包括总线接口电路和采用SOC硬件电路实现的支撑模块；所述总线接口电路包括1个交换板槽位、3个信号处理板槽位、1个采集板槽位、1个接口转换板槽位和1个电源板槽位；通过所述支撑模块来实现对各槽位所承载的负载板卡的配置管理，包括接收交换板槽位提供的同步信号和复位信号并转发到其他槽位，以及在初始化时设置I/O管脚状态以配置各槽位的功能状态。2.如权利要求1所述的高速背板，其特征在于，所述总线接口电路各槽位的总线基于OpenVPX标准，均包括拓展板层、数据层、控制层、管理层和公共层，实现以交换板槽位为控制中心与其它槽位的高速信息传输，以及各独立的槽位之间的数据信息交互；在拓展板层，各信号处理板槽位上具有第一GTP接口，通过第一GTP接口将3个信号处理板槽位连接起来，以实现信号处理板卡与板卡之间的高速数据传输；在拓展板层，各信号处理板槽位以及采集板槽位上具有第二GTP接口，通过第二GTP接口将3个信号处理板槽位和采集板槽位连接起来，形成一个环形的通路，以使得所承载的信号处理板子板上FPGA芯片处理的数据通过所述第二GTP接口在各信号处理板槽位和采集板槽位之间进行数据交互，实现所承载的信号处理板处理后的载波信号在不同信号处理板槽位上的分配、二次处理以及数据交互，提高系统的并行处理能力。3.如权利要求2所述的高速背板，其特征在于，在数据层，交换板槽位、3个信号处理板槽位和采集板槽位上具有RapidIO接口，且交换板槽位上的RapidIO接口与其他槽位上的RapidIO接口通过所承载的交换板上的SerialRapidI/O交换芯片进行连接，构成RapidIO互联网络，实现以所承载的交换板为主控模块与其他槽位上承载的板卡之间可靠的图像传输和指令信息的多点交互。4.如权利要求2或3所述的高速背板，其特征在于，在控制层，交换板槽位、3个信号处理板槽位和采集板槽位上具有以太网接口，且交换板槽位上的以太网接口与其它槽位的以太网接口通过所承载的交换板上的以太网接口控制芯片进行连接，构成基于以太网总线的多节点通信网络，通过以太网总线来传输上位机发送给交换板槽位的传输命令、烧写文件命令，以及向上位机发送交换槽...

【专利技术属性】
技术研发人员：郭亮，张晋，
申请(专利权)人：湖北三江航天险峰电子信息有限公司，
类型：发明
国别省市：湖北,42