A microprocessor with an instruction set architecture. The instruction set architecture is defined with an instruction, comprising an immediate field, its first with the specified value and a second part specifies a second value the first part, the instruction of the microprocessor executes a fixed number of numerical operations will be as one of the sources of the operation, the fixed value is the first value of second numerical / rotation move a number of bits based on the obtained. The microprocessor includes: instruction translator, the instruction translation for at least one immediately ALU micro instruction, which is immediately ALU micro instruction in the instruction set instruction encoding defined architecture for encoding; and the execution pipeline, microinstruction execution generated by instruction translator, to generate an instruction set architecture the definition of the results. The instruction translator, instead of executing the pipeline, generates a fixed number based on the first and second values as a source operand for the immediate ALU microinstruction, and executes the execution pipeline.
【技术实现步骤摘要】
具有条件指令的微处理器及其处理方法本专利技术为申请日为2012年4月9日、申请号为201610126292.2的名称为“具有条件指令的微处理器及其处理方法”的申请案(其中该申请案的原申请的申请日为2012年4月9日以及申请号为201210102141.5)的分案申请。
本专利技术是关于微处理器的
,特别是关于在指令集中具有条件指令的微处理器。
技术介绍
由IntelCorporationofSantaClara,California开发出来的x86处理器架构以及由ARMLtd.ofCambridge,UK开发出来的进阶精简指令集机器(advancedriscmachines,ARM)架构是计算机领域中两种广为人知的处理器架构。许多使用ARM或x86处理器的计算机系统已经出现,并且,对于此计算机系统的需求正在快速成长。现今,ARM架构处理核心是主宰低功耗、低价位的计算机市场,例如手机、手持式电子产品、平板计算机、网络路由器与集线器、机上盒等。举例来说,苹果iPhone与iPad主要的处理能力即是由ARM架构的处理核心提供。另一方面,x86架构处理器则是主宰需要高效能的高价位市场,例如膝上计算机、桌上型计算机与服务器等。然而,随着ARM核心效能的提升,以及某些x86处理器在功耗与成本的改善,前述低价位与高价位市场的界线逐渐模糊。在移动运算市场,如智能型手机,这两种架构已经开始激烈竞争。在膝上计算机、桌上型计算机与服务器市场,可以预期这两种架构将会有更频繁的竞争。前述竞争态势使得计算机装置制造业者与消费者陷入两难,因无从判断哪一个架构将会主宰市场,更精确来 ...
【技术保护点】
一种具有一指令集架构的微处理器,该指令集架构是定义有一指令,该指令包含一立即字段,该立即字段内具有一第一部分指定一第一数值与一第二部分指定一第二数值,该指令指示该微处理器执行一操作将一固定数值作为其中之一的来源操作数,该固定数值是将该第一数值基于该第二数值转动/移动一定数量的位而获得,该微处理器包含:一指令转译器,将该指令转译为至少一立即ALU微指令,其中该立即ALU微指令是以不同于该指令集架构所定义的指令编码方式进行编码;以及一执行管线,执行由该指令转译器所产生的微指令,以产生由该指令集架构定义的结果;其中该指令转译器,而非该执行管线,依据该第一数值与该第二数值产生该固定数值作为给立即ALU微指令的一来源操作数,供该执行管线执行。
【技术特征摘要】
2011.04.07 US 61/473,062;2011.04.07 US 61/473,067;1.一种具有一指令集架构的微处理器,该指令集架构是定义有一指令,该指令包含一立即字段,该立即字段内具有一第一部分指定一第一数值与一第二部分指定一第二数值,该指令指示该微处理器执行一操作将一固定数值作为其中之一的来源操作数,该固定数值是将该第一数值基于该第二数值转动/移动一定数量的位而获得,该微处理器包含:一指令转译器,将该指令转译为至少一立即ALU微指令,其中该立即ALU微指令是以不同于该指令集架构所定义的指令编码方式进行编码;以及一执行管线,执行由该指令转译器所产生的微指令,以产生由该指令集架构定义的结果;其中该指令转译器,而非该执行管线,依据该第一数值与该第二数值产生该固定数值作为给立即ALU微指令的一来源操作数,供该执行管线执行。2.根据权利要求1所述的微处理器,其中该指令转译器依据该立即字段的一数值是否落于一预定的数值子集内,以将该指令转译为不同的微指令。3.根据权利要求1所述的微处理器,其中该执行管线包含:多个执行单元,执行该微指令以产生该结果;以及一发布单元,将该指令转译器产生的该固定数值发布给至少一个该执行单元,该固定数值是作为由该至少一该执行单元执行的该立即ALU微指令的该来源操作数。4.根据权利要求1所述的微处理器,其中该执行管线包含:多个执行单元,执行该微指令以产生该结果;其中,该微处理器还包含:一个或多个第一总线,将来自该执行单元的该微指令的执行结果传送回该执行单元,作为其它微指令的来源操作数;以及一第二总线,提供由该指令转译器产生的该固定数值给该执行管线,其中该第二总线不同于该一个或多个第一总线。5.根据权利要求4所述的微处理器,还包含:多个寄存器,接收来自该执行单元的该微指令的执行结果,由该指令转译器产生的该固定数值不会被该微处理器写入该寄存器。6.根据权利要求1所述的微处理器,其中该固定数值是将该第一数值转动/移动两倍于该第二数值的数量的位而获得。7.根据权利要求1所述的该微处理器,其中该微处理器的指令集架构定义每个包括立即字段的多个指令,包含进阶精简指令集机器ARM指令集架构ISA的数据处理指令,该数据处理指令指定一修正后立即常数。8.根据权利要求7所述的微处理器,其中该ARM指令集架构的指定一修正后立即常数的该数据处理指令包含指定一修正后立即常数的条件ALU指令。9.一种方法,由一具有一指令集架构的微处理器执行,该指令集架构是定义一指令,该指令包含一立即字段,该立即字段内具有一第一部分指定一第一数值与一第二部分指定一第二数值,该指令指示该微处理器执行一操作将一固定数值作为其中之一的来源操作数,该固定数值是将该第一数值基于该第二数值转动/移动一定数量的位而获得,该方法包含:将该指令转译为至少一立即ALU微指令,其中该立即ALU微指令是以不同于该指令集架构所定义的指令编码方式进行编码,其中,该转译步骤是由该微处理器的一指令转译器执行;以及执行由该指令转译器所产生的微指令,以产生一由该指令集架构定义的结果,其中该执行步骤是由该微处理器的一执行管线执行;其中由该指令转译器,而非该执行管线,依据该第一数值与该第二数值产生该固定数值作为给立即ALU微指令的一来源操作数,供该执行管线执行。10.根据权利要求9所述的方法,其中该转译步骤包含依据该立即字段的一数值是否落于一预定的数值子集内,将该指令转译为不同的微指令。11.根据权...
【专利技术属性】
技术研发人员:G葛兰亨利,泰瑞派克斯,罗德尼E虎克,
申请(专利权)人:威盛电子股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。