一种数字多道脉冲幅度分析器的硬件电路设计方法技术

本发明专利技术提供了一种数字多道脉冲幅度分析器的硬件电路设计方法，包括以下步骤：经过前端处理后的核脉冲模拟信号送入到高速运行的A/D转换器中进行转换，A/D转换器在FPGA的控制下将模数转换后的数字信号送入到FPGA，经过滤波预处理后送入FPGA外扩的SDRAM里面缓存起来，然后再送入DSP系统对数字化核脉冲信号进行极零相消、梯形成形和峰值检测处理得到核脉冲峰值，最后将取出的核脉冲峰值通过DSP系统自带的USB接口送到计算机上做谱分析处理。

A hardware circuit design method for a digital multichannel pulse amplitude analyzer

The invention provides a hardware circuit design method of digital multi-channel pulse amplitude analyzer, which comprises the following steps: after the nuclear pulse analog front-end after sent to the high speed A/D converter to convert A/D converter under the control of the FPGA digital signal after the analog-to-digital conversion into FPGA, filtered after pretreatment into the extended FPGA SDRAM cached, then sent to the DSP system, pole zero cancellation of digital nuclear pulse signal forming and peak detection by trapezoidal peak nuclear pulse, the pulse peak out of the nuclear USB interface through the DSP system comes with the computer to do spectrum analysis.

【技术实现步骤摘要】
一种数字多道脉冲幅度分析器的硬件电路设计方法
本专利技术属于硬件电路设计领域，涉及一种数字多道脉冲幅度分析器的硬件电路设计方法。
技术介绍
传统的在线核谱仪中的MCA通常采用的是模拟分析技术。它的一般实现方法是先将探测器输出信号作电荷积分欲放大，再作线性放大，峰值展宽后送入较慢速度的AD变换器分析和记录。其抗干扰能力和灵活性都较差，难以适应工业现场恶劣的环境和实现粒子信号鉴别、堆积信号恢复等功能。ADC的速度、逻辑控制、高速信号处理一直是MCA数字化的“瓶颈”。而今，高速ADC、DSP、FPGA等新器件、新技术的发展已近成熟，完全能够解决前面提出的“瓶颈”问题。脉冲信号放大后，不再通过阈值甄别电路和峰值检测电路展宽脉冲峰值，而是由高速ADC实时采样，经DSP和FPGA处理后得到精确的数字峰值。因此，精度高，性能好的DMCA将能得到广泛的应用。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一。为此，本专利技术的目的在于提出一种数字多道脉冲幅度分析器的硬件电路设计方法，解决MCA在ADC的速度、逻辑控制和高速信号处理上遇到的问题，从而使精度高，性能好的DMCA得到广泛的应用。一种数字多道脉冲幅度分析器的硬件电路设计方法包括：模拟前端、A/D转换器、FPGA芯片、EMIF接口、DSP系统、SDRAM、串口、FLASH、USB、USB接口和计算机，步骤如下：经过前端处理后的核脉冲模拟信号送入到高速ADC进行模数转换，ADC在所述FPGA的控制下将模数转换后的数字信号送入到所述FPGA，经过滤波预处理后送入所述FPGA外扩的所述SDRAM里面缓存起来，然后再送入所述DSP系统对数字化核脉冲信号进行极零相消、梯形成形和峰值检测处理得到核脉冲峰值，最后将取出的核脉冲峰值通过所述DSP系统自带的所述USB接口送到计算机上做谱分析处理。从探测器输出的信号经过初步放大处理后送入模拟前端及数据采集部分。信号经过极零相消电路后送入低噪所述OPA642对信号进行放大，送入所述A/D芯片ADS807E中完成模数转换，所述ADS807E在所述FPGA的控制下进行A/D转换。所述FPGA芯片主要完成数据的采集、数字滤波处理、数据缓冲、以及与所述DSP的数据通信。所述FPGA芯片输出的数据以DＭＡ的方式送入所述DSP外扩的大容量系统SDRAM存储器中，所述DSP主程序完成数据算法。在所述DSP中完成的算法数据经过ＵSB接口送入到PC机中对数据进行进一步处理。进一步的，所述A/D芯片是ADS807E。进一步的，所述FPGA芯片是EP1C3TC144。进一步的，所述DSP系统是该仪器的核心部分，采用TMS320VC5509A。进一步的，所述EMIF为外部储存接口。附图说明：本专利技术的上述和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：图1是系统总体设计图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。首先如图１所示，一种数字多道脉冲幅度分析器的硬件电路设计方法包括：模拟前端、OPA642、A/D芯片、FPGA芯片、EMIF接口、DSP系统、SDRAM、串口、FLASH、USB、USB接口和计算机总共12个部件，其运行步骤如下：经过前端处理后的核脉冲模拟信号送入到高速ADC进行转换，ADC在FPGA的控制下将模数转换后的数字信号送入到FPGA，经过滤波预处理后送入FPGA外扩的SDRAM里面缓存起来，然后再送入DSP系统对数字化核脉冲信号进行极零相消、梯形成形和峰值检测处理得到核脉冲峰值，最后将取出的核脉冲峰值通过DSP系统自带的USB接口送到计算机上做谱分析处理。信号是经过极零相消电路后送入OPA642对信号进行放大，然后送入A/D芯片ADS807E中完成模数转换，ADS807E在FPGA芯片的控制下进行A/D转换。我们采用的FPGA芯片是EP1C3TC144，这种芯片是应用SOPC技术，集高密度逻辑、存储器及嵌入式处理器于单片可编程逻辑器件上，实现了速度与编程能力的完美结合。FPGA在系统中主要完成数据的采集、数字滤波处理、数据缓冲。采用FPGA芯片来完成数据的采集和部分数字处理主要是为了对数据进行缓冲和分担DSP的部分工作，使DSP能够有足够的时间来完成实时的数据信号处理。DSP系统是该仪器的核心部分，采用TMS320VC5509A。TMS320VC5509A带有EMIF接口，可实现与多种存储器之间的无缝连接。由于从FPGA送来的数据量比较大，FPGA与DSP间的数据通信速率要求比较高，一般可以采用DSP自带的多道缓冲串口来实现与FPGA间的数据传输，而串口的传输速率达不到我们要求的传输速度，所以采用EMIF接口来实现FPGA与DSP之间数据的高速传输。EMIF为外部存储接口，通过EMIF可以将存储空间扩展到128Mbit（SDRAM）。在加载时EMIF是空间已经默认配置完成异步静态随机存储器接口，并且在时序上采取轮最差情况设置，充分保证了时间裕量，使得程序代码顺利地加载到DSP的内存中。在DSP中要完成部分算法。为了给DSP留出足够的时间来完成算法我们采用中断的方式来完成FPGA到DSP之间的数据传输。FPGA中的数据采集到了足够的数据后向DSP发送一个中断信号，然后DSP进入外部中断程序，中断程序启动DMA传输。把FPGA送来的数据以DMA方式送入到DSP外扩的大容量存储器中，DSP主要程序中完成相应的算法是就要用到这些数据。中断服务程序只需要完成相应的DMA启动和DMA传输的数据存储位置的安排，然后便可以返回DSP主程序，节约轮大量的时钟周期，给DSP留出轮足够的时间来完成算法。在本专利技术的描述中，需要理解的是，术语“上”、“下”、“底”、“顶”、“前”、“后”、“内”、“外”、“横”、“竖”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本专利技术的限制。在本专利技术的描述中，需要说明的是，除非另有明确的规定和限定，术语“联接”、“连通”、“相连”、“连接”、“配合”应做广义理解，例如，可以是固定连接，一体地连接，也可以是可拆卸连接；可以是两个元件内部的连通；可以是直接相连，也可以通过中间媒介间接相连；“配合”可以是面与面的配合，也可以是点与面或线与面的配合，也包括孔轴的配合，对于本领域的普通技术人员而言，可以具体情况理解上述术语在本专利技术中的具体含义。本文档来自技高网...

【技术保护点】
一种数字多道脉冲幅度分析器的硬件电路设计方法，其特征在于,包括：模拟前端、A/D转换器、FPGA芯片、EMIF接口、DSP系统、SDRAM、串口、FLASH、USB、USB接口和计算机，步骤如下：经过前端处理后的核脉冲模拟信号送入到高速所述A/D转换器进行转换，所述A/D转换器在所述FPGA的控制下将模数转换后的数字信号送入到所述FPGA，经过滤波预处理后送入所述FPGA外扩的所述SDRAM里面缓存起来，然后再送入所述DSP系统对数字化核脉冲信号进行极零相消、梯形成形和峰值检测处理得到核脉冲峰值，最后将取出的核脉冲峰值通过所述DSP系统自带的所述USB接口送到计算机上做谱分析处理。

【技术特征摘要】
1.一种数字多道脉冲幅度分析器的硬件电路设计方法，其特征在于,包括：模拟前端、A/D转换器、FPGA芯片、EMIF接口、DSP系统、SDRAM、串口、FLASH、USB、USB接口和计算机，步骤如下：经过前端处理后的核脉冲模拟信号送入到高速所述A/D转换器进行转换，所述A/D转换器在所述FPGA的控制下将模数转换后的数字信号送入到所述FPGA，经过滤波预处理后送入所述FPGA外扩的所述SDRAM里面缓存起来，然后再送入所述DSP系统对数字化核脉冲信号进行极零相消、梯形成形和峰值检测处理得到核脉冲峰值，最后将取出的核脉冲峰值通过所述DSP系统自带的所述USB接口送到计算机上做谱分析处理。2.根据权利要求1所述的一种数字多道脉冲幅度分析器的硬件电路设计方法，其特征在于，从探测器输出的信号经过初步放大处理后送入所述模拟前端及数据采集部...

【专利技术属性】
技术研发人员：刘召贵，李胜辉，黄冲，
申请(专利权)人：江苏天瑞仪器股份有限公司，
类型：发明
国别省市：江苏,32