本发明专利技术公开了一种基于Si-PIN探测器阵列的高分辨率X射线能谱仪，能谱仪的探测器选用m行×n列的Si-PIN探测器阵列，每一行探测器共用一个电荷灵敏放大器，共有n列，探测器检测到的X射线经放大器放大后分别被送入时间甄别单元与信号滤波加权单元，形成n路时间信号和单路能量信号。在数字多道脉冲幅度分析器的内部，时间信号与能量信号经离线校正模块和梯形成形模块的处理，提取到精确的脉冲幅值，最终输出X射线的能谱。本发明专利技术的有益效果是增大了探测器检测X射线尤其是高能X射线时的探测效率，解决了常规情况下使用探测器阵列时引入较大噪声的问题，提高了信噪比，有效提高了X射线能谱仪的能量分辨率。
【技术实现步骤摘要】
本专利技术涉及核仪器
，尤其涉及一种使用S1-PIN探测器阵列的高分辨率X射线能谱仪。
技术介绍
X射线能谱仪是一种利用不同元素特征X射线能量的不同来展谱从而进行成分分析的仪器，它主要由探测器、放大器、脉冲幅度分析器组成，现已在选矿、化工、冶金、地质勘查、环境监测、生物医学等领域发挥重要作用。当前，研制高分辨率的X射线能谱仪已经成为核仪器领域的研究热点。S1-PIN探测器是一种以半导体材料Si作为探测器基体，采用P-1-N(PositiVe-1ntrinsic-Negative)结构，包括一层P型半导体(多数载流子是空穴，受主杂质为主导)、一层N型半导体(多数载流子为电子，施主杂质为主导，)以及二者中间的本征半导体I层，结合平面工艺和离子注入工艺制作出的高性能核辐射探测器，它具有结电容小、漏电流低、响应时间快、抗磁场干扰能力强、位置分辨率好、能量分辨率高等特点，因此是适用于高分辨率能谱仪的理想探测器。通用能谱仪主要分为模拟型和数字型两大类。近年来，随着微电子技术的快速发展，大规模的现场可编程门阵列(Field — Programmable Gate Array，简称FPGA)得以实现，基于FPGA的数字多道能谱仪也相继被研制出来。数字能谱仪通过数字滤波、数字脉冲反堆积和数字峰值保持等算法取代传统的模拟成形放大电路、峰值采样电路等，从而实现高计数率、低温漂和小型化，因此成为当前X射线能谱仪设计的首选方案。
技术实现思路
为解决上述技术问题，本专利技术的目的是提供一种基于S1-PIN探测器阵列的高分辨率X射线能谱仪，解决了常规情况下使用单一 S1-PIN探测器测量X射线尤其是高能X射线时探测效率低，计数率下降，能量分辨率变差的问题。—种基于S1-PIN探测器阵列的高分辨率X射线能谱仪，包括S1-PIN探测器阵列、电荷灵敏放大器阵列、RC有源滤波单元、信号加权单元、时间甄别单元及数字多道脉冲幅度分析器；所述S1-PIN探测器阵列是由S1-PIN探测器组合成m行Xn列的探测器阵列，所有S1-PIN探测器阴极相连，每一行S1-PIN探测器阳极并联，并通过偏置电阻连接高压电源；所述每一行S1-PIN探测器使用同一个电荷灵敏放大器，不同行间使用的电荷灵敏放大器组成电荷灵敏放大器阵列；S1-PIN探测器阵列将接收到的X射线转换为电荷信号，并通过电荷灵敏放大器阵列放大后获得核脉冲信号。与现有技术相比，本专利技术的一个或多个实施例可以具有如下优点:改善了单一S1-PIN探测器应用于X射线检测时探测效率低、计数率不足的缺点，同时解决了使用大规模S1-PIN探测器阵列时噪声大、信噪比低、系统能量分辨率差的问题。【附图说明】图1是基于S1-PIN探测器阵列的高分辨率X射线能谱仪系统原理图；图2是S1-PIN探测器阵列与电荷灵敏放大器阵列结构示意图；图3是数字多道能谱仪系统内部框图；图4是本专利技术电荷灵敏放大器电路图；图5(a)和5(b)是时间甄别功能示意图与时间甄别电路图；图6是本专利技术RC有源滤波电路图；图7是本专利技术信号加权电路原理图；[0019I图8是离线校正功能示意图。【具体实施方式】为使本专利技术的目的、技术方案和优点更加清楚，下面将结合实施例及附图对本专利技术作进一步详细的描述。如图1所示为本专利技术的系统原理图，该系统包括探测器阵列、电荷灵敏放大器阵列、RC有源滤波单元、信号加权单元、时间甄别单元以及数字多道脉冲幅度分析器。上述探测器阵列与电荷灵敏放大器阵列如图2所示，所述S1-PIN探测器阵列是由S1-PIN探测器组合成m行Xn列的探测器阵列，所有S1-PIN探测器阴极相连，每一行S1-PIN探测器阳极并联，并通过偏置电阻连接高压电源；所述每一行S1-PIN探测器使用同一个电荷灵敏放大器，不同行间使用的电荷灵敏放大器组成电荷灵敏放大器阵列;S1-PIN探测器阵列将接收到的X射线转换为电荷信号，并通过电荷灵敏放大器阵列放大后获得核脉冲信号。上述电荷灵敏放大器阵列是由η路低噪声电源模块分别供电的阻容反馈式电荷灵敏放大器阵列，且电荷灵敏放大器阵列中的每一路电荷灵敏放大器后分别连接时间甄别电路和RC有源滤波电路。经RC有源滤波电路滤波成形后的信号经加权电路叠加后形成单路的能量信号，该能量信号与时间甄别电路中的时间甄别信号一起输送入数字多道能谱仪中进行处理后，输出X射线能谱。进一步，所述电荷灵敏放大器采用交流耦合阻容反馈式结构，反馈网络中的电容用来收集电荷，电阻为电荷提供泄放通路，放大器输入级使用JFET场效应管，放大级采用折叠型电路结构，放大后的信号再经过一级高速低噪声运放二次放大，提高信噪比。进一步，所述时间甄别电路以比较器芯片为核心，电荷灵敏放大器输出的信号触发比较器产生对应时刻的方波信号，实现甄别功能。进一步，所述RC有源滤波电路由运算放大器构成，电荷灵敏前置放大器输出的信号经滤波成形后输出低噪声的高斯信号。进一步，所述加权电路由运算放大器组成的反向求和运算电路构成，实现不同电荷灵敏放大器通道信号的叠加。进一步，所述数字多道能谱仪以FPGA为核心，基于快慢双通道梯形成形器，可以实现离线校正、计数率校正、上升时间甄别、脉冲幅度提取、基线估计与恢复、软增益调节等功會K。上述阵列中所有探测器由同一高压电源提供偏置电压。当入射X射线进入S1-PIN探测器的灵敏区后与其发生相互作用产生电子空穴对，在偏置电压作用下形成偏置电流，该电流脉冲信号经电荷灵敏放大器后形成幅值增大的双指数信号。由于制作工艺的限制，单个S1-PIN探测器的灵敏区面积不能太大，导致了使用单一 S1-PIN探测器测量X射线尤其是高能X射线时计数率较低，而采用S1-PIN探测器阵列使得探测器的等效灵敏区面积变大，从而提高探测效率，能够获得较高的计数率。根据电荷灵敏放大器等效噪声电荷的计算公式，ENC = EC0+k.Ci(其中ECO为零电容噪声，k为噪声斜率，Ci为等效输入电容)，如果所有探测器并联共用一个电荷灵敏放大器，其等效输入电容较大，会引入较大的噪声，影响能量分辨率。因此本专利技术将探测器阵列中每一行探测器共用一个电荷灵敏放大器，在保证能量分辨率的同时精简电路。上述电荷灵敏放大器电路如图4所示，其中D代表每一行总的探测器，R4为探测器偏置电阻，为了使噪声最低，应该保证偏置电阻上的压差为0.5V，因此偏置电阻阻值应在50M至200M范围，具体取值要根据实际探测器的漏电流来选择。R4与交流耦合电容ClO构成一个放电回路，其时间常数为τ?，电荷灵敏当前第1页1 2 本文档来自技高网...
【技术保护点】
一种基于Si‑PIN探测器阵列的高分辨率X射线能谱仪，其特征在于，所述X射线能谱仪包括Si‑PIN探测器阵列、电荷灵敏放大器阵列、RC有源滤波单元、信号加权单元、时间甄别单元及数字多道脉冲幅度分析器；所述Si‑PIN探测器阵列是由Si‑PIN探测器组合成m行×n列的探测器阵列，所有Si‑PIN探测器阴极相连，每一行Si‑PIN探测器阳极并联，并通过偏置电阻连接高压电源；所述每一行Si‑PIN探测器使用同一个电荷灵敏放大器，不同行间使用的电荷灵敏放大器组成电荷灵敏放大器阵列；Si‑PIN探测器阵列将接收到的X射线转换为电荷信号，并通过电荷灵敏放大器阵列放大后获得核脉冲信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：曾国强，胡传皓，欧阳晓平，刘洋，葛良全，张开琪，
申请(专利权)人：成都理工大学，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。