功率开关的驱动电路制造技术

本发明专利技术公开了一种功率开关的驱动电路，包含第一驱动模块、第二驱动模块、钳位模块、上拉模块、下拉晶体管和检测模块。第一驱动模块接收第一偏置电压、基准电压、第二检测电压、第一控制信号，为上拉模块、钳位模块提供第一驱动信号。第二驱动模块接收第一偏置电压、第一控制信号，为钳位模块提供第二驱动信号。钳位模块的输出端与上拉模块的输入端相连。上拉模块输出上拉电流到功率开关的栅极。下拉晶体管接收第二控制信号，电流输入端连接上拉模块的输出端，电流输出端接地。检测模块的输入端连接上拉模块的输出端，输出第二检测电压。本发明专利技术能根据功率开关的切换状态工作在多种电流模式，显著降低噪声干扰。

Driving circuit of power switch

The invention discloses a power switch driving circuit, which comprises a first drive module, a second driving module, a clamping module, a pull module, a drop transistor and a detection module. The first driving module receives the first bias voltage, the reference voltage, the second detection voltage and the first control signal, and provides the first driving signal for the up pull module and the clamping module. The second drive module receives the first bias voltage, the first control signal, and provides a second drive signal for the clamping module. The output end of the clamping module is connected to the input end of the pull up module. The pull-up module outputs the up current to the gate of the power switch. The drop-down transistor receives second control signals, the current input ends the output end of the pull up module and the output end of the current is grounded. The input end of the detection module connects the output end of the pull up module and outputs the second detection voltage. The invention can work in a variety of current modes according to the switching state of the power switch, and significantly reduce the noise interference.

【技术实现步骤摘要】
功率开关的驱动电路
本专利技术属于开关电源系统领域，尤其涉及一种功率开关的驱动电路。
技术介绍
众所周知，开关电源系统中，功率开关需要由驱动电路驱动，典型的应用是，驱动电路的输出控制MOS(金属-氧化物-半导体)功率开关的栅极电压，栅极电压的高低电平状态对应MOS功率开关的导通和断开状态。对于传统的开关电源功率开关驱动电路(功率开关的驱动电路)，为了缓解功率开关寄生电容的影响，需要较大的驱动电流来实现功率开关的快速切换。大的驱动电流会降低系统效率，增加驱动电路的发热，并且在驱动电路电源上产生大的噪声干扰，最终影响系统的稳定性和可靠性。因此，现有的开关电源功率开关驱动电路已越来越不能满足用户的需要。
技术实现思路
本专利技术要解决的技术问题是为了克服现有技术中的功率开关的驱动电路易产生大的噪声干扰的缺陷，旨在提供一种功率开关的驱动电路，根据功率开关的切换状态工作在多种电流模式，从而显著降低噪声干扰，并且降低驱动电路功耗。本专利技术是通过下述技术方案来解决上述技术问题的：一种功率开关的驱动电路，包含第一驱动模块、第二驱动模块、钳位模块、上拉模块、下拉晶体管和检测模块；第一驱动模块的第一输入端接收第一偏置电压，第二输入端接收一外部的基准电压，第三输入端接收来自检测模块输出的第二检测电压，第四输入端接收一外部的第一控制信号，第一驱动模块的第一输出端为上拉模块的输入端提供一驱动电流，并产生第一驱动信号，第一驱动模块的第二输出端为钳位模块的第一输入端提供一驱动电流，并产生第二驱动信号；第二驱动模块的第一输入端接收第一偏置电压，第二输入端接收第一控制信号，第二驱动模块的输出端为钳位模块的第二输入端提供一驱动电流，并产生第三驱动信号；钳位模块的输出端与上拉模块的输入端相连，对第一驱动信号的电压值进行钳位限定；上拉模块的输出端输出一上拉电流到功率开关的栅极，并为功率开关的栅极提供栅极电压；下拉晶体管的开关控制端接收一外部的第二控制信号，下拉晶体管的电流输入端连接上拉模块的输出端，电流输出端连接接地端；检测模块的输入端连接上拉模块的输出端，检测模块的输出端输出第二检测电压。较佳地，第一驱动模块包含第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管；第四晶体管的栅极连接第一驱动模块的第一输入端，源极连接接地端，漏极与第五晶体管的源极以及第六晶体管的源极相连；第五晶体管的栅极为第一驱动模块的第二输入端，漏极与第七晶体管的源极相连；第六晶体管的栅极为第一驱动模块的第三输入端，漏极与第九晶体管的源极相连；第七晶体管的栅极为第一驱动模块的第四输入端，漏极与第八晶体管的源极相连；第八晶体管的漏极为第一驱动模块的第一输出端，栅极连接供电电源；第九晶体管的漏极为第一驱动模块的第二输出端，栅极连接供电电源。较佳地，第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管均为NMOS(N型金属-氧化物-半导体)管。较佳地，第二驱动模块包含第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管；第十二晶体管的栅极为第二驱动模块的第一输入端，源极连接接地端，漏极连接第十三晶体管的源极；第十三晶体管的漏极为第二驱动模块的输出端，栅极连接第十四晶体管的漏极；第十四晶体管的栅极为第二驱动模块的第二输入端，源极连接接地端，漏极连接第十五晶体管的漏极；第十五晶体管的栅极连接第十四晶体管的栅极，源极连接一供电电源。较佳地，第十二晶体管、第十三晶体管、第十四晶体管为NMOS管，第十五晶体管为PMOS(P型金属-氧化物-半导体)管。较佳地，钳位模块包含第十晶体管、第十一晶体管和第三电阻；第十晶体管的源极连接一功率电源，栅极为钳位模块的第一输入端，漏极与栅极连接；第十一晶体管的源极连接功率电源，栅极为钳位模块的第二输入端，漏极为钳位模块的输出端；第三电阻的一端连接第十晶体管的栅极，另一端连接第十一晶体管的栅极。较佳地，第十晶体管、第十一晶体管均为PMOS管。较佳地，上拉模块包含第二晶体管、第三晶体管、第一电阻和第二电阻；第二晶体管的漏极为上拉模块的输出端，栅极与第三晶体管的栅极相连，源极与第二电阻的一端相连；第二电阻的另一端连接一功率电源；第三晶体管的栅极为上拉模块的输入端，漏极与栅极连接，源极与第三电阻的一端相连；第三电阻的另一端连接功率电源。较佳地，第二晶体管和第三晶体管均为PMOS管。较佳地，检测模块包含第十六晶体管、第四电阻和第五电阻；第四电阻的一端为检测模块的输入端，另一端与第十六晶体管的漏极相连；第五电阻的一端与第十六晶体管的漏极相连，另一端连接接地端；第十六晶体管的栅极连接一供电电源，源极为检测模块的输出端。较佳地，第十六晶体管为NMOS管。较佳地，还包含调节模块；调节模块的第一输入端接收一外部的第二偏置电压，调节模块的第二输入端接收第二驱动信号，调节模块的第三输入端接收第一控制信号，调节模块的输出端输出第一偏置电压。较佳地，调节模块包含第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管、第二十一晶体管、第二十二晶体管、第二十三晶体管和第二十四晶体管；第十七晶体管的栅极为调节模块的第一输入端，漏极连接第二十一晶体管的漏极，源极连接一供电电源；第十八晶体管的栅极连接第十七晶体管的栅极，漏极同时连接第十九晶体管的源极和第二十晶体管的源极，源极连接供电电源；第十九晶体管的漏极连接第二十一晶体管的漏极，栅极连接第二十二晶体管的漏极；第二十晶体管的漏极连接第二十一晶体管的漏极，栅极连接调节模块的第三输入端；第二十一晶体管的漏极为调节模块的输出端，源极连接接地端，栅极和漏极同时连接第二十二晶体管的栅极；第二十二晶体管的源极连接接地端，漏极连接第二十三晶体管的源极；第二十三晶体管的漏极连接第二十四晶体管的漏极，栅极连接供电电源；第二十四晶体管的栅极为调节模块的第二输入端，源极连接一外部的功率电源。较佳地，第十七晶体管、第十八晶体管、第十九晶体管、第二十晶体管和第二十四晶体管均为PMOS管，第二十一晶体管、第二十二晶体管和第二十三晶体管均为NMOS管。较佳地，第一控制信号的高低电平状态与第二控制信号的高低电平状态相反。较佳地，下拉晶体管为NMOS管，NMOS管的漏极连接功率开关的栅极，源极连接接地端，栅极接收第二控制信号。本专利技术的积极进步效果在于：本专利技术的功率开关的驱动电路能够根据功率开关的切换状态工作在多种电流模式，从而显著降低噪声干扰，并且降低驱动电路功耗。附图说明图1为本专利技术的一较佳实施例的功率开关的驱动电路的结构示意图。具体实施方式下面通过一较佳实施例进一步说明本专利技术，但并不因此将本专利技术限制在所述的实施例范围之中。本实施例的功率开关的驱动电路，如图1所示，包含第一驱动模块101、第二驱动模块102、钳位模块103、上拉模块104、下拉晶体管M1和检测模块105；第一驱动模块101的第一输入端1011接收第一偏置电压Vb1，第二输入端1012接收一外部的基准电压Vref，第三输入端1013接收来自检测模块105输出的第二检测电压Vg2，第四输入端1014接收一外部的第一控制信号Vc1，第一驱动模块101的第一输出端1015通过上拉模块104的输入端1041为上拉模块104提供一驱动电流(该驱动电流的方向为从上拉模块104向本文档来自技高网...

【技术保护点】
一种功率开关的驱动电路，其特征在于，包含第一驱动模块、第二驱动模块、钳位模块、上拉模块、下拉晶体管和检测模块；所述第一驱动模块的第一输入端接收第一偏置电压，第二输入端接收一外部的基准电压，第三输入端接收来自所述检测模块输出的第二检测电压，第四输入端接收一外部的第一控制信号，所述第一驱动模块的第一输出端为所述上拉模块的输入端提供第一驱动信号，所述第一驱动模块的第二输出端为所述钳位模块的第一输入端提供第二驱动信号；所述第二驱动模块的第一输入端接收所述第一偏置电压，第二输入端接收所述第一控制信号，所述第二驱动模块的输出端为所述钳位模块的第二输入端提供一驱动电流；所述钳位模块的输出端与所述上拉模块的输入端相连，对所述第一驱动信号的电压值进行钳位限定；所述上拉模块的输出端输出一上拉电流到功率开关的栅极，并为所述功率开关的栅极提供栅极电压；所述下拉晶体管的开关控制端接收一外部的第二控制信号，所述下拉晶体管的电流输入端连接所述上拉模块的输出端，电流输出端连接接地端；所述检测模块的输入端连接所述上拉模块的输出端，所述检测模块的输出端输出所述第二检测电压。

【技术特征摘要】
1.一种功率开关的驱动电路，其特征在于，包含第一驱动模块、第二驱动模块、钳位模块、上拉模块、下拉晶体管和检测模块；所述第一驱动模块的第一输入端接收第一偏置电压，第二输入端接收一外部的基准电压，第三输入端接收来自所述检测模块输出的第二检测电压，第四输入端接收一外部的第一控制信号，所述第一驱动模块的第一输出端为所述上拉模块的输入端提供第一驱动信号，所述第一驱动模块的第二输出端为所述钳位模块的第一输入端提供第二驱动信号；所述第二驱动模块的第一输入端接收所述第一偏置电压，第二输入端接收所述第一控制信号，所述第二驱动模块的输出端为所述钳位模块的第二输入端提供一驱动电流；所述钳位模块的输出端与所述上拉模块的输入端相连，对所述第一驱动信号的电压值进行钳位限定；所述上拉模块的输出端输出一上拉电流到功率开关的栅极，并为所述功率开关的栅极提供栅极电压；所述下拉晶体管的开关控制端接收一外部的第二控制信号，所述下拉晶体管的电流输入端连接所述上拉模块的输出端，电流输出端连接接地端；所述检测模块的输入端连接所述上拉模块的输出端，所述检测模块的输出端输出所述第二检测电压。2.根据权利要求1所述的功率开关的驱动电路，其特征在于，所述第一驱动模块包含第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管；所述第四晶体管的栅极连接所述第一驱动模块的第一输入端，源极连接所述接地端，漏极与所述第五晶体管的源极以及所述第六晶体管的源极相连；所述第五晶体管的栅极为所述第一驱动模块的第二输入端，漏极与所述第七晶体管的源极相连；所述第六晶体管的栅极为所述第一驱动模块的第三输入端，漏极与所述第九晶体管的源极相连；所述第七晶体管的栅极为所述第一驱动模块的第四输入端，漏极与所述第八晶体管的源极相连；所述第八晶体管的漏极为所述第一驱动模块的第一输出端，栅极连接供电电源；所述第九晶体管的漏极为所述第一驱动模块的第二输出端，栅极连接所述供电电源。3.根据权利要求2所述的功率开关的驱动电路，其特征在于，所述第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管均为NMOS管。4.根据权利要求1所述的功率开关的驱动电路，其特征在于，所述第二驱动模块包含第十二晶体管、第十三晶体管、第十四晶体管、第十五晶体管；所述第十二晶体管的栅极为所述第二驱动模块的第一输入端，源极连接所述接地端，漏极连接所述第十三晶体管的源极；所述第十三晶体管的漏极为所述第二驱动模块的输出端，栅极连接所述第十四晶体管的漏极；所述第十四晶体管的栅极为所述第二驱动模块的第二输入端，源极连接所述接地端，漏极连接所述第十五晶体管的漏极；所述第十五晶体管的栅极连接所述第十四晶体管的栅极，源极连接一供电电源。5.根据权利要求4所述的功率开关的驱动电路，其特征在于，所述第十二晶体管、第十三晶体管、第十四晶体管为NMOS管，所述第十五晶体管为PMOS管。6.根据权利要求1所述的功率开关的驱动电路，其特征在于，所述钳位模块包含第十晶体管、第十一晶体管和第三电阻；所述第十晶体管的源极连接一功率电源，栅极为所述钳位模块的第一输入端，漏极与栅极连接；所述第十一晶体管的源极连接所述功率电源，栅极为所述钳位模块的第二输入端，漏极为所述钳位模块的输出端；所述第三电阻的一端连接所述第十晶体管的栅极，另一端连接所述第十一晶体管的栅极。...

【专利技术属性】
技术研发人员：李淼，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：上海,31