具有时脉检测与选择功能的集成电路、方法及储存装置制造方法及图纸

本发明专利技术提出一种具有时脉检测与选择功能的集成电路、方法及储存装置，该集成电路用于一储存装置中，并且包含：一内嵌振荡器、一检测电路以及一选择电路。该内嵌振荡器用以产生一内嵌时脉信号。该检测电路耦接于该内嵌振荡器，并且用以根据一时脉信号通道上的一信号以及该内嵌时脉信号，进行取样与计数操作，从而检测由一主机所提供的一参考时脉信号存在与否。该选择电路耦接于该内嵌振荡器以及该检测电路，用以根据该参考时脉信号存在与否，自该时脉信号通道上的该信号与该内嵌时脉信号中选择一者作为一输出时脉信号，从而提供该输出时脉信号给该储存装置。

Integrated circuit, method and storage device with time pulse detection and selection function

The invention proposes an integrated circuit, a method and a storage device with the function of time detection and selection. The integrated circuit is applied to a storage device, and includes an embedded oscillator, a detection circuit and a selection circuit. The embedded oscillator is used to produce an embedded pulse signal. The detection circuit is coupled to the embedded oscillator, and is used for sampling and counting operation according to a signal on the temporary pulse signal channel and the embedded clock signal, so as to detect whether a reference clock signal provided by a host exists or not. The selection circuit is coupled to the built-in oscillator and the detection circuit, according to the pulse signal and the existence of the reference, since the channel pulse signal on the signal and pulse signal in the embedded one as an output clock signal, thereby providing the output clock signal to the storage device.

【技术实现步骤摘要】
具有时脉检测与选择功能的集成电路、方法及储存装置
本专利技术关于数字数据通信系统，尤指一种具有时脉检测与选择功能的集成电路，与其中的方法以及相关储存装置。
技术介绍
在高速数据通信系统中，主机(host)与装置(device)之间需要相当准确的参考时脉信号来进行同步。在通信开始时，主机端可能会通过一个协调程序，以指出数据被传送的一个或多个频率，以及装置端需要运作的一个或多个频率。因此，在传输过程中，主机将提供一个具有指定频率的参考时脉信号给装置。在某些设计中，主机可能不会提供参考时脉信号给装置。另外，在某些设计中，协调程序可能需要通过未被该通信标准所明确定义的额外机制来进行。如此一来，装置可能会无法辨识参考时脉信号的频率，或者是装置无法从这个额外机制中获取信息，以至于无法判断本身应当运作的频率。以上的情况都可能会造成通信品质的下降，甚至是通信失败。
技术实现思路
本专利技术的一目的在于提供具备时脉检测与选择功能的集成电路、其中的方法以及相关储存装置，从而应用在主机-装置(host-device)系统。本专利技术的集成电路与方法可以检测参考时脉信号存在与否，如此可让装置适当且快速地切换自身的运作频率，或是切换运作模式，从而因应主机的运作模式切换。再者，本专利技术的集成电路与方法毋需主机所额外提供的信息，便可自动地判断参考时脉信号的频率。当判断出参考时脉信号后，装置便可以快速地完成与主机之间的同步。本专利技术的一实施例提供一种具有时脉检测与选择功能的集成电路，该集成电路用于一储存装置中，并且包含：一内嵌振荡器、一检测电路以及一选择电路。该内嵌振荡器用以产生一内嵌时脉信号。该检测电路耦接于该内嵌振荡器，并且用以根据一时脉信号通道上的一信号以及该内嵌时脉信号，进行取样与计数操作，从而检测由一主机所提供的一参考时脉信号存在与否。该检测电路包含：一取样与计数电路与一时脉判断电路。该取样与计数电路用以根据该时脉信号通道上的该信号以及该内嵌时脉信号进行一取样操作，据此增量一计数值。该时脉判断电路耦接于该取样与计数电路，并且用以根据该计数值，判断该参考时脉信号存在与否，以及该参考时脉信号的频率。该选择电路耦接于该内嵌振荡器以及该检测电路，用以根据该参考时脉信号存在与否，以自该时脉信号通道上的该信号与该内嵌时脉信号中选择一者作为一输出时脉信号，从而提供该输出时脉信号给该储存装置。本专利技术的一实施例提供一种用于一储存装置中进行时脉检测与选择的方法，该方法包含：产生一内嵌时脉信号；根据一时脉信号通道上的一信号以及该内嵌时脉信号，进行取样与计数操作，从而检测由一主机所提供的一参考时脉信号存在与否；以及根据该参考时脉信号存在与否，自该时脉信号通道上的该信号与该内嵌时脉信号中选择一者作为一输出时脉信号，并提供该输出时脉信号给该储存装置。再者，检测该参考时脉信号存在与否的步骤包含：根据该时脉信号通道上的该信号以及该内嵌时脉信号进行取样，据此增量一计数值；判断该参考时脉信号存在与否；以及当该参考时脉信号存在时，根据该计数值判断该参考时脉信号的频率。本专利技术的一实施例提供一种储存装置，该储存装置包含：一储存电路、一装置控制器以及一装置实体层电路。该储存电路用以储存数据。该装置控制器耦接于该储存电路，并用以控制该储存电路储存数据。该装置实体层电路耦接于该装置控制器，用以接收该数据，并且提供该数据给该装置控制器。该装置实体层电路包含一集成电路，其耦接于该装置控制器。该装置实体层电路包含：一内嵌振荡器、一检测电路以及一选择电路。该内嵌振荡器用以产生一内嵌时脉信号。该检测电路耦接于该内嵌振荡器，并用以根据一时脉信号通道上的一信号以及该内嵌时脉信号，进行取样与计数操作，从而检测由一主机所提供的一参考时脉信号存在与否。该选择电路耦接于该内嵌振荡器以及该检测电路，并用以根据该参考时脉信号存在与否，自该时脉信号通道上的该信号与该内嵌时脉信号中选择一者作为一输出时脉信号，从而提供该输出时脉信号给该储存装置。其中，该检测电路另包含：一取样与计数电路以及一时脉判断电路。该取样与计数电路用以根据该时脉信号通道上的该信号以及该内嵌时脉信号进行一取样操作，据此增量一计数值。该时脉判断电路耦接于该取样与计数电路，并用以根据该计数值，判断该参考时脉信号存在与否，以及该参考时脉信号的频率。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1绘示本专利技术的具有时脉检测与选择功能的集成电路的实施例的架构图。图2绘示本专利技术的检测电路的实施例的架构图。图3绘示本专利技术的检测电路的实施例中相关信号的时序图。图4绘示一时序图解释本专利技术检测电路中的除频器如何影响计数值。图5绘示一时序图解释本专利技术检测电路中的除频器如何改善频率计算的解析度。图6绘示本专利技术检测电路所执行的检测程序的实施例的流程图。图7绘示本专利技术集成电路所执行的时脉检测与选择程序的实施例的流程图。附图标号：10装置20主机21主机实体层电路22主机控制器100装置实体层电路110装置控制器120储存电路140锁相回路210检测电路220内嵌振荡器230选择电路240校正电路250时脉及数据恢复电路310时脉信号通道320数据信号通道221除频器224取样与计数电路226时脉判断电路2262储存单元2263比较电路2264频率计算电路具体实施方式说明书中所提到的“一实施例”或者“一范例”，代表该实施例或范例中描述的特定特征、结构或特性，存在于本专利技术的至少一个实施例中。因此，本说明书不同段落中的“一实施例”或者“一范例”并不一定代表相同的实施例或范例。此外，特定特征，结构或特性可以在一个或多个实施例或范例中以任何合适的组合或者是子组合的形式而结合。此外，应当理解的是，本说明书提供的附图旨在向本领域技术人员进行解释，且附图不是按照实体所比例绘制的。此外，说明书内文给出的任何范例或者阐释，不应被其中使用的任何词汇所限制或者定义。相反地，这些范例或阐释应当被认为是针对一个特定实施例进行描述的，并且仅作为说明。本领域的通常技术人员将可理解，这些范例或阐释使用的任何词汇将可涵盖在本说明书中其他地方给出的其他实施例。其中，用以指出这些非限制性范例的用词包括但不限于：“例如”、“如”、“举例来说”、“在一个实施例中”以及在“在一范例中”。说明书内的流程图中的流程和方块示出了基于本专利技术的各种实施例的系统、方法和电脑软件产品所能实现的架构，功能和操作。在这方面，流程图或功能方块图中的每个方块可以代表程序码的模块，区段或者是部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。另外，功能方块图以及/或流程图中的每个方块，以及方块的组合，基本上可以由执行指定功能或动作的专属硬件系统来实现，或专属硬件和电脑程序指令的组合来实现。这些电脑程序指令还可以存储在电脑可读媒体中，该媒体可以使电脑或其他可编程数据处理装置以特定方式工作，使得存储在电脑可读媒体中的指令，实现流程图以及/或功能方块图中的方块所指定的功能/动作。依据本专利技术的实施例，图1绘示了设置于本文档来自技高网...

【技术保护点】
一种具有时脉检测与选择功能的集成电路，用于一储存装置中，其特征在于，包含：一内嵌振荡器，用以产生一内嵌时脉信号；一检测电路，耦接于该内嵌振荡器，用以根据一时脉信号通道上的一信号以及该内嵌时脉信号，进行取样与计数操作，从而检测由一主机所提供的一参考时脉信号存在与否，其中该检测电路包含：一取样与计数电路，用以根据该时脉信号通道上的该信号以及该内嵌时脉信号进行一取样操作，据此增量一计数值；以及一时脉判断电路，耦接于该取样与计数电路，用以根据该计数值，判断该参考时脉信号存在与否，以及该参考时脉信号的频率；以及一选择电路，耦接于该内嵌振荡器以及该检测电路，用以根据该参考时脉信号存在与否，自该时脉信号通道上的该信号与该内嵌时脉信号中选择一者作为一输出时脉信号，从而提供该输出时脉信号给该储存装置。

【技术特征摘要】
2016.08.31 US 62/382,232;2017.07.19 US 15/654,6951.一种具有时脉检测与选择功能的集成电路，用于一储存装置中，其特征在于，包含：一内嵌振荡器，用以产生一内嵌时脉信号；一检测电路，耦接于该内嵌振荡器，用以根据一时脉信号通道上的一信号以及该内嵌时脉信号，进行取样与计数操作，从而检测由一主机所提供的一参考时脉信号存在与否，其中该检测电路包含：一取样与计数电路，用以根据该时脉信号通道上的该信号以及该内嵌时脉信号进行一取样操作，据此增量一计数值；以及一时脉判断电路，耦接于该取样与计数电路，用以根据该计数值，判断该参考时脉信号存在与否，以及该参考时脉信号的频率；以及一选择电路，耦接于该内嵌振荡器以及该检测电路，用以根据该参考时脉信号存在与否，自该时脉信号通道上的该信号与该内嵌时脉信号中选择一者作为一输出时脉信号，从而提供该输出时脉信号给该储存装置。2.如权利要求1所述的集成电路，其特征在于，该检测电路另包含：一除频器，耦接于该取样与计数电路以及该时脉信号通道，用以对该时脉信号通道上的该信号进行除频，以输出一除频后信号，其中该取样与计数电路参考该内嵌时脉信号对该除频后信号进行取样。3.如权利要求1所述的集成电路，其特征在于，该取样与计数电路在一取样与计数周期的起点，开始增量该计数值；以及在该取样与计数周期的终点，停止增量该计数值，其中该取样与计数周期的起点与终点根据该时脉信号通道上的该信号的信号状态切换所决定。4.如权利要求3所述的集成电路，其特征在于，该时脉决定电路包含：一比较电路，耦接于该取样与计数电路，用以比较一当前取样与计数周期中所累计的一当前计数值，与一先前取样与计数周期中所累计的一先前计数值，其中若该当前计数值与该先前计数值之间的差值不高于一计数值临界时，该比较电路判断该参考时脉信号存在；以及一储存单元，耦接于该比较电路以及该取样与计数电路，用以储存该先前计数值，以及在该比较电路完成比较后，使用该当前计数值来更新该先前计数值。5.如权利要求4所述的集成电路，其特征在于，该时脉判断电路另包含：一频率计算电路，耦接于该取样与计数电路与该比较电路，于该参考时脉信号被判断存在时，用以将该当前计数值除以该内嵌时脉信号的频率，以计算出该参考时脉信号的频率。6.一种用于一储存装置中进行时脉检测与选择的方法，其特征在于，包含：产生一内嵌时脉信号；根据一时脉信号通道上的一信号以及该内嵌时脉信号，进行取样与计数操...

【专利技术属性】
技术研发人员：许志成，张原熏，梁章桓，
申请(专利权)人：円星科技股份有限公司，
类型：发明
国别省市：中国台湾,71