一种具有横纵向电场同时优化元素半导体横向超结双扩散晶体管制造技术

本发明专利技术公开一种具有横纵向电场同时优化元素半导体横向超结双扩散晶体管。该结构是在漏端的漂移区下方设置一个辅助耗尽衬底埋层，同时在漂移区下方、靠近辅助耗尽衬底埋层的衬底区域设置一个具有电荷补偿的衬底埋层。设置的辅助耗尽衬底埋层可以扩展横向超结双扩散金属氧化物半导体场效应管的纵向空间电荷区，同时该埋层还能够利用电场调制效应对表面横向电场和体内纵向电场进行调制。设置的电荷补偿衬底埋层，消除了超结存在的衬底辅助耗尽的问题，在横向超结双扩散金属氧化物半导体场效应管的表面横向电场和体内纵向电场分布中均引入新的电场峰，使得表面横向电场和体内纵向电场同时优化，从而大幅度提高器件的击穿电压。

A transverse double diffused transistor with transverse longitudinal electric field optimization for element semiconductor crosswise hyperjunction

The invention discloses a transverse double diffusion transistor with transverse longitudinal electric field and simultaneous optimization of the element semiconductor transverse over - junction. The structure consists of an auxiliary depleted substrate buried beneath the drift region of the drain end, while a substrate with charge compensation is set up under the drift region and near the substrate area where the auxiliary depleted substrate is buried. The auxiliary depleted substrate buried layer can extend the longitudinal space charge region of the transverse super junction double diffused metal oxide semiconductor field effect transistor, and the buried layer can also modulate the transverse electric field and the longitudinal electric field in the body by the electric field modulation effect. The charge compensation substrate disposed buried layer, eliminating the substrate assisted depletion problems existing on the surface of the super junction, lateral super junction double diffused metal oxide semiconductor field effect transistor of the transverse electric field and the longitudinal field distribution were introduced in the new electric field peak, making the surface transverse electric field and in vivo longitudinal field and optimization, so as to greatly improve the breakdown voltage of the device.

【技术实现步骤摘要】
一种具有横纵向电场同时优化元素半导体横向超结双扩散晶体管
本专利技术涉及半导体功率器件
，具体涉及是一种横向超结双扩散晶体管。
技术介绍
实现功率集成电路PIC(powerintegratedcircuit)最关键的技术之一是要求LDMOS(lateraldouble-diffusedMOSFET)必须具有低的导通电阻以减小PIC集成电路的功率损耗，而MOS类器件关态击穿电压与开态导通电阻之间的2.5次方关系限制了MOS类器件高功率的应用范围，superjunction结构将这种矛盾关系缓解为1.33次方，所以将superjunction技术应用于LDMOS形成SJ-LDMOS是实现超低功率损耗PIC的有效途径。但是应用于LDMOS的superjunction存在三个问题：1)N沟道LDMOS具有的P型衬底辅助耗尽了superjunction的N型区，带来了衬底辅助耗尽SAD(substrate-assisteddepletion)问题；2)传统SJ-LDMOS只是在superjunction的N区与P区之间形成电场调制，而在表面没有电场调制；3)消除衬底辅助耗尽的SJ-LDMOS虽然能使漂移区完全耗尽，但由于受纵向电场的影响，表面电场分布不均匀。另外，随着器件漂移区长度的增加，SJ-LDMOS器件的击穿电压主要受限于体内纵向耐压能力，即其击穿电压随着漂移区长度的增加逐渐趋于饱和，这就是横向超结功率器件的电压饱和效应。为了打破击穿电压饱和效应，早期提出的具有REBULF结构的LDMOS，通过在体内埋入一层N+-Floating层，使横向高压器件的电场重新分配，突破了传统上漏端为高电场而源端为低电场的电场分布形式，N+-Floating层的等电势作用使漏端高电场区的高电场降低，在硅达到其临界击穿电场时击穿电压提高，器件的衬底承担了几乎全部的纵向耐压。另外，中国专利申请CN201611248826.5《一种横向双扩散金属氧化物半导体场效应管》提出：在LDMOS漏端下设置衬底辅助耗尽层，该埋层可以扩展横向双扩散金属氧化物半导体场效应管的纵向空间电荷区，从而突破由于纵向耐压受限而带来的电压饱和现象，同时该埋层还利用电场调制效应对表面横向电场和体内纵向电场进行调制，在保证器件低导通电阻的条件下，提高器件的击穿电压。例如，针对薄漂移区(2μm)LDMOS，当漂移区长度为70μm时，利用40μm长度的N型矩形掺杂纵向辅助耗尽层可以将器件的击穿电压提高到900V，利用40μm长N/P相间掺杂矩形纵向辅助耗尽层可将器件击穿电压提高到1100V。以上两种方案实际上更多是针对器件的纵向电场进行优化，而对横向电场的优化效果非常有限。
技术实现思路
本专利技术提出一种具有横纵向电场同时优化元素半导体横向超结双扩散晶体管，突破了由于纵向耐压受限而带来的击穿电压饱和现象，特别是能够同时提升横向耐压和纵向耐压，大幅度提高了器件的击穿电压。本专利技术的技术方案如下：该横向超结双扩散晶体管(SJ-LDMOS)，包括：半导体材料的衬底；在衬底表面形成的基区；在衬底表面注入N柱和P柱相间排列形成的超结(SuperJunction)漂移区，与所述基区邻接；在所述基区表面形成的源区；在所述超结漂移区表面形成的漏区；有别于现有技术的是：所述衬底的材料是元素半导体材料，即第一代半导体材料；漏端的超结漂移区下方接有纵向辅助耗尽衬底埋层，所述纵向辅助耗尽衬底埋层由N型和/或P型掺杂元素半导体材料构成，或者采用介质材料；超结漂移区下方、邻接所述辅助耗尽衬底埋层设置有具有部分电荷补偿衬底埋层，所述具有部分电荷补偿衬底埋层由N型和/或P型掺杂半导体材料构成，也可以采用介质材料；所述具有部分电荷补偿衬底埋层的长度(OB方向)不超过漂移区的长度，具有部分电荷补偿衬底埋层厚度(OC方向)不超过纵向辅助耗尽衬底埋层的厚度；元素半导体材料的衬底掺杂浓度的典型值为1×1013cm-3～1×1015cm-3；纵向辅助耗尽衬底埋层掺杂浓度的典型值为1×1014cm-3～1×1016cm-3；纵向辅助耗尽衬底埋层的长度占超结漂移区整体长度的比例、纵向辅助耗尽衬底埋层的宽度及厚度根据耐压需求确定；具有部分电荷补偿衬底埋层掺杂浓度的典型值为1×1014cm-3～1×1015cm-3；具有部分电荷补偿衬底埋层的长度占超结漂移区整体长度的比例、具有部分电荷补偿衬底埋层的宽度及厚度根据耐压需求确定。基于以上基本方案，本专利技术还进一步做如下优化限定和改进：所述纵向辅助耗尽衬底埋层可以是一整块的N型均匀掺杂埋层或是一整块的P均匀型掺杂埋层；或者，所述纵向辅助耗尽衬底埋层为一整块的N型分区掺杂埋层或是一整块的P分区型掺杂埋层；分区数根据击穿电压要求确定，典型值为1～3个。所述纵向辅助耗尽衬底埋层也可以是N/P型柱相间均匀掺杂埋层；或者，所述纵向辅助耗尽衬底埋层为N/P型柱相间分区掺杂埋层，分区数根据击穿电压要求确定，典型值为1～3个。所述具有部分电荷补偿衬底埋层可以是一整块的N型均匀掺杂埋层或是一整块的P均匀型掺杂埋层，或者，所述具有部分电荷补偿衬底埋层为一整块的N型分区掺杂埋层或是一整块的P分区型掺杂埋层，分区数根据击穿电压要求确定，典型值为1～3个。所述具有部分电荷补偿衬底埋层也可以是N/P型柱相间均匀掺杂埋层；或者，所述具有部分电荷补偿衬底埋层为N/P型柱相间分区掺杂埋层，分区数根据击穿电压要求确定，典型值为1～3个。对于薄漂移区厚度(OC方向)为2μm的LDMOS，漂移区长度(OB方向)为70μm，当击穿电压要求为900V时，则较佳配置为：采用N型掺杂纵向辅助耗尽衬底埋层，其长度占漂移区整体长度的1:70～1:7，厚度为30μm～70μm，宽度为器件本身宽度；采用N型掺杂具有部分电荷补偿衬底埋层，其长度占漂移区整体长度的0.25～0.75，厚度为15μm～35μm，宽度为器件本身宽度。所述纵向辅助耗尽衬底埋层的形状可为规则图形，如宽度方向(OA方向)截面的形状为矩形；也可为不规则图形，如宽度方向(OA方向)截面的形状为梯形或阶梯型。所述具有部分电荷补偿衬底埋层的形状可为规则图形，如宽度方向(OA方向)截面的形状为矩形；也可为不规则图形，如宽度方向(OA方向)截面的形状为梯形或阶梯型。所述元素半导体材料优选硅材料或锗材料。所述介质材料优选二氧化硅或氧化铪。本专利技术技术方案的有益效果如下：在SJ-LDMOS的漏端下设置衬底辅助耗尽层和在SJ-LDMOS的漂移区下方、靠近辅助耗尽衬底埋层的衬底区域设置具有部分电荷补偿衬底埋层。设置的辅助耗尽衬底埋层可以扩展横向超结双扩散金属氧化物半导体场效应管的纵向空间电荷区，同时该埋层还能够利用电场调制效应对表面横向电场和体内纵向电场进行调制。设置的电荷补偿衬底埋层，能消除超结存在的衬底辅助耗尽的问题，在横向超结双扩散金属氧化物半导体场效应管的表面横向电场和体内纵向电场分布中均引入新的电场峰，使得表面横向电场和体内纵向电场同时优化。该结构突破了由于纵向耐压受限而带来的电压饱和现象，最重要的是能够切实地同时优化表面横向电场和体内纵向电场，大幅度提高器件的击穿电压。附图说明图1为本专利技术的一种具有横纵向电场同时优化元素半导体横向超结双扩散晶体管结构的三维示意图本文档来自技高网...

【技术保护点】
一种具有横纵向电场同时优化元素半导体横向超结双扩散晶体管，包括：半导体材料的衬底；在衬底表面形成的基区；在衬底表面注入N柱和P柱相间排列形成的超结漂移区，与所述基区邻接；在所述基区表面形成的源区；在所述超结漂移区表面形成的漏区；其特征在于：所述衬底的材料是元素半导体材料；漏端的超结漂移区下方接有纵向辅助耗尽衬底埋层，所述纵向辅助耗尽衬底埋层由N型和/或P型掺杂元素半导体材料构成，或者采用介质材料；超结漂移区下方、邻接所述辅助耗尽衬底埋层设置有具有部分电荷补偿衬底埋层，所述具有部分电荷补偿衬底埋层由N型和/或P型掺杂半导体材料构成，或者采用介质材料；所述具有部分电荷补偿衬底埋层的长度不超过漂移区的长度，具有部分电荷补偿衬底埋层厚度不超过纵向辅助耗尽衬底埋层的厚度；元素半导体材料的衬底掺杂浓度的典型值为1×10

【技术特征摘要】
1.一种具有横纵向电场同时优化元素半导体横向超结双扩散晶体管，包括：半导体材料的衬底；在衬底表面形成的基区；在衬底表面注入N柱和P柱相间排列形成的超结漂移区，与所述基区邻接；在所述基区表面形成的源区；在所述超结漂移区表面形成的漏区；其特征在于：所述衬底的材料是元素半导体材料；漏端的超结漂移区下方接有纵向辅助耗尽衬底埋层，所述纵向辅助耗尽衬底埋层由N型和/或P型掺杂元素半导体材料构成，或者采用介质材料；超结漂移区下方、邻接所述辅助耗尽衬底埋层设置有具有部分电荷补偿衬底埋层，所述具有部分电荷补偿衬底埋层由N型和/或P型掺杂半导体材料构成，或者采用介质材料；所述具有部分电荷补偿衬底埋层的长度不超过漂移区的长度，具有部分电荷补偿衬底埋层厚度不超过纵向辅助耗尽衬底埋层的厚度；元素半导体材料的衬底掺杂浓度的典型值为1×1013cm-3～1×1015cm-3；纵向辅助耗尽衬底埋层掺杂浓度的典型值为1×1014cm-3～1×1016cm-3；纵向辅助耗尽衬底埋层的长度占超结漂移区整体长度的比例、纵向辅助耗尽衬底埋层的宽度及厚度根据耐压需求确定；具有部分电荷补偿衬底埋层掺杂浓度的典型值为1×1014cm-3～1×1015cm-3；具有部分电荷补偿衬底埋层的长度占超结漂移区整体长度的比例、具有部分电荷补偿衬底埋层的宽度及厚度根据耐压需求确定。2.根据权利要求1所述的具有横纵向电场同时优化元素半导体横向超结双扩散晶体管，其特征在于：所述纵向辅助耗尽衬底埋层为一整块的N型均匀掺杂埋层或是一整块的P均匀型掺杂埋层；或者，所述纵向辅助耗尽衬底埋层为一整块的N型分区掺杂埋层或是一整块的P分区型掺杂埋层；分区数根据击穿电压要求确定，典型值为1～3个。3.根据权利要求1所述的具有横纵向电场同时优化元素半导体横向超结双扩散晶体管，其特征在于：所述纵向辅助耗尽衬底埋层为N/P型柱相间均匀掺杂埋层；或者，所述纵向辅助耗尽衬底埋层为N/P型柱...

【专利技术属性】
技术研发人员：段宝兴，董自明，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61