单侧功率装置封装体制造方法及图纸

在一些示例中，电路封装体包括绝缘层和延伸穿过所述绝缘层的第一晶体管，其中，所述第一晶体管包括在所述绝缘层的顶侧的第一控制端子、在绝缘层的顶侧的第一源极端子和在绝缘层的底侧的第一漏极端子。所述电路封装体还包括延伸穿过所述绝缘层的第二晶体管，其中，所述第二晶体管包括在绝缘层的顶侧的第二控制端子、在绝缘层的底侧的第二源极端子和在绝缘层的顶侧的第二漏极端子。

Single side power device package

In some examples, the circuit package includes a first transistor, an insulating layer and extending through the insulating layer wherein the first transistor includes a first source in the first insulating layer, a control terminal of the top side of the insulating layer of the top side of the pole terminal and the first drain in the bottom side of the insulating layer terminal. The circuit package also includes a second transistor extending through the insulating layer, wherein the second transistor is composed of second control terminals on the top side of the insulation layer, second source terminals on the bottom side of the insulation layer, and second drain terminals on the top side of the insulation layer.

【技术实现步骤摘要】
单侧功率装置封装体
本公开涉及半导体封装。
技术介绍
表面贴装技术(SMT：Surface-mounttechnology)是用于将构件和装置附接到印刷电路板(PCB：Printedcircuitboard)上的电子产品的制造方法。构件和装置可以焊接在PCB上，以通过PCB中的迹线提供稳定性和电连接。迹线可以传导电力，并为安装在PCB上的构件和装置提供输入和输出。
技术实现思路
本公开描述了用于电路封装体的技术，该电路封装体包括绝缘层和延伸穿过绝缘层的第一晶体管，其中,第一晶体管包括在绝缘层的顶侧的第一控制端子、在绝缘层的顶侧的第一源极端子和在绝缘层的底侧的第一漏极端子。电路封装体还包括延伸穿过绝缘层的第二晶体管，其中，第二晶体管包括在绝缘层的顶侧的第二控制端子、在绝缘层的底侧的第二源极端子和在绝缘层的顶侧的第二漏极端子。在一些示例中，一种方法包括：将第一晶体管附接到绝缘层，其中，第一晶体管包括在绝缘层的顶侧的第一控制端子、在绝缘层的顶侧的第一漏极端子和在绝缘层的底侧的第一源极端子。该方法还包括将第二晶体管附接到绝缘层，其中，第二晶体管包括在绝缘层的顶侧的第二控制端子、在绝缘层的底侧的第二源极端子和在绝缘层的顶侧的第二漏极端子。在一些示例中，装置包括绝缘层和延伸穿过绝缘层的第一晶体管，其中，第一晶体管包括在绝缘层的顶侧的第一控制端子、在绝缘层的顶侧的第一源极端子和在绝缘层的底侧的第一漏极端子。该装置还包括延伸穿过绝缘层的第二晶体管，其中，第二晶体管包括在绝缘层的顶侧的第二控制端子、在绝缘层的底侧的第二源极端子和在绝缘层的顶侧的第二漏极端子。该装置还包括电感器和电连接到第一源极端子、第二漏极端子和电感器的导电路径，其中，导电路径未延伸到绝缘层中。一个或多个示例的细节在附图和下面的描述中阐述。其它特征、目的和优点将从说明书和附图以及权利要求书中示出。附图说明图1是根据本公开的一些示例的功率变换器的电路图。图2是根据本公开的一些示例的具有两个源极朝上的晶体管的电路封装体的横截面图。图3是根据本公开的一些示例的具有两个漏极朝上的晶体管的电路封装体的横截面图。图4是根据本公开的一些示例的源极朝上的垂直晶体管的框图。图5是根据本公开的一些示例的漏极朝上的垂直晶体管的框图。图6是根据本公开的一些示例的电路封装体的横截面图。图7是根据本公开的一些示例的电路封装体和电感器的横截面图。图8-10是根据本公开的一些示例的电路封装体的制造过程的透视图。图11是根据本公开的一些示例的绝缘层中具有两个垂直晶体管和四个垂直导电路径的电路封装体的透视图。图12是示出根据本公开的一些示例的用于制造电路封装体的示例性技术的流程图。具体实施方式图1是根据本公开的一些示例的功率变换器2的电路图。在一些示例中，功率变换器2可以包括用于将输入直流信号变换为具有更低电压的输出直流信号的半桥式直流到直流(DC-to-DC)降压变换器。作为一个DC-to-DC降压变换器，功率变换器2可以用作各种应用中的电压调节器。在一些示例中，功率变换器2可以被设计用来处理大电流和高电压。然而，本公开的技术也可应用于其它电路和配置，例如包括多相功率变换器在内的其它功率变换器。功率变换器2可以包括晶体管6A、6B、电感器12、电容器16和脉冲宽度调制(PWM：pulse-widthmodulation)控制和驱动器8。在一些示例中，功率变换器2可以包含比图1所示更多或更少的构件。功率变换器2可以包括输入节点4、输出节点14和参考节点18以及图1中未示出的其它节点。节点4、14、18可以被配置为连接到外部构件。例如，输入节点4可以连接到诸如电源的输入电压，输出节点14可以连接到诸如电子装置的负载，参考节点18可以连接到诸如参考地的参考电压。在一些示例中，PWM控制和驱动器8可以通过节点(图1中未示出)连接到外部电路。晶体管6A、6B可以包括金属氧化物半导体(MOS：metal-oxidesemiconductor)场效应晶体管(FET：field-effecttransistor)、双极结型晶体管(BJT：bipolarjunctiontransistor)和/或绝缘栅双极晶体管(IGBT：insulated-gatebipolartransistor)、高电子迁移率晶体管(HEMT：high-electron-mobilitytransistor)、基于氮化镓(GaN)的晶体管或使用电压进行控制的其它元件。晶体管6A、6B可以包括n型晶体管或p型晶体管，并且晶体管6A、6B可以包括垂直功率晶体管。对于垂直功率晶体管，源极端子和漏极端子可以在晶体管的相反侧或相反表面上。垂直功率晶体管中的电流可以从上到下流过晶体管。例如，n型MOSFET可以包括用于使电子流过负载端子之间的p衬底的n沟道。在一些示例中，晶体管6A、6B可以包括诸如二极管的其它模拟装置。晶体管6A、6B还可以包括与晶体管并联连接的续流二极管，以防止晶体管6A、6B的反向击穿。在一些示例中，晶体管6A、6B可以作为开关或模拟装置工作。在其它示例中，晶体管6A、6B可以包括两个以上的晶体管，例如在多相功率变换器或其它更复杂的功率电路设计中。图1描绘了晶体管6A、6B，其具有三个端子：漏极(D)、源极(S)、栅极(G)。漏极和源极可以是负载端子，栅极可以是控制端子。基于栅极处的电压，电流可以在晶体管6A、6B的漏极和源极之间流动。基于晶体管6A的栅极处的电压，电流可以通过晶体管6A的漏极和源极从输入节点4流到开关节点10。基于晶体管6B的栅极处的电压，电流可以通过晶体管6B的漏极和源极从开关节点10流到参考节点18。晶体管6A可以包括高侧晶体管，并且晶体管6B可以包括低侧晶体管。晶体管6A、6B可以包括各种材料化合物，例如硅(Si)、碳化硅(SiC)、氮化镓(GaN)或任何其它一种或多种半导体材料的组合。为了满足一些电路中较高功率密度的要求，功率变换器可以在较高频率下工作。磁性的改善和更快速的切换，例如氮化镓(GaN)开关，可以支持更高频率的变换器。这些更高频率的电路与较低频率的电路相比可能需要以更精确的定时发送控制信号。PWM控制和驱动器8可以将信号和/或电压传送到晶体管6A、6B的控制端子。图1描绘了PWM控制和驱动器8作为一个构件，但是PWM控制电路和驱动器电路可以是分离的构件。在一些示例中，PWM控制和驱动器8，仅PWM控制电路，或仅驱动器电路可以位于功率变换器2之外。电感器12可以包括线圈电感器或任何合适的电感器。电感器12可以连接到开关节点10和输出节点14。电感器12可以阻止交流(AC)电流的流动，而允许DC电流在开关节点10和输出节点14之间流动。电容器16可以包括薄膜电容器、电解电容器、陶瓷电容器或任何合适类型的电容器。电容器16可以是功率变换器2中的可选构件。电容器16可以连接到输出节点14和参考节点18。电容器16可以阻止DC电流的流动，而允许AC电流在输出节点14和参考节点18之间流动。电容器16可以用作输出节点14处的电压的平滑电容器，以缓和输出节点14处的电压的波动。图2是根据本公开的一些示例的具有两个源极朝上的晶体管22、24的电路封装体20的横截面图。电路封装体20可以是本文档来自技高网...

【技术保护点】
一种电路封装体，包括：绝缘层；延伸穿过所述绝缘层的第一晶体管，所述第一晶体管包括：在绝缘层的顶侧的第一控制端子，在绝缘层的顶侧的第一源极端子，以及在绝缘层的底侧的第一漏极端子；以及延伸穿过所述绝缘层的第二晶体管，所述第二晶体管包括：在绝缘层的顶侧的第二控制端子，在绝缘层的底侧的第二源极端子，以及在绝缘层的顶侧的第二漏极端子。

【技术特征摘要】
2016.08.16 US 15/238,3251.一种电路封装体，包括：绝缘层；延伸穿过所述绝缘层的第一晶体管，所述第一晶体管包括：在绝缘层的顶侧的第一控制端子，在绝缘层的顶侧的第一源极端子，以及在绝缘层的底侧的第一漏极端子；以及延伸穿过所述绝缘层的第二晶体管，所述第二晶体管包括：在绝缘层的顶侧的第二控制端子，在绝缘层的底侧的第二源极端子，以及在绝缘层的顶侧的第二漏极端子。2.根据权利要求1所述的电路封装体，所述电路封装体还包括电连接到所述第一源极端子和所述第二漏极端子的第一水平导电路径，其中，所述第一水平导电路径未延伸到所述绝缘层中。3.根据权利要求2所述的电路封装体，所述电路封装体还包括电连接到所述第一控制端子的第二水平导电路径和延伸穿过所述绝缘层的第一垂直导电路径，其中，所述第二水平导电路径与所述第一水平导电路径电隔离。4.根据权利要求3所述的电路封装体，所述电路封装体还包括电连接到所述第二控制端子的第三水平导电路径和延伸穿过所述绝缘层的第二垂直导电路径，其中，所述第三水平导电路径与所述第一水平导电路径和所述第二水平导电路径电隔离。5.根据权利要求4所述的电路封装体，其中，所述第一水平导电路径被配置为与电感器导电，所述电路封装体还包括延伸穿过所述绝缘层的第三垂直导电路径，其中，所述第三垂直导电路径被配置为与所述电感器导电。6.根据权利要求4所述的电路封装体，其中：所述第一水平导电路径包括第一铜板；所述第二水平导电路径包括第二铜板；以及所述第三水平导电路径包括第三铜板。7.根据权利要求1所述的电路封装体，其中：所述第一晶体管包括离散n沟道垂直场效应晶体管(FET)；所述第二晶体管包括离散n沟道垂直FET；所述第一控制端子包括第一栅极端子；以及所述第二控制端子包括第二栅极端子。8.根据权利要求1所述的电路封装体，其中：所述第一漏极端子电连接到输入节点；所述第二源极端子与参考电压电连接；以及所述第一控制端子和所述第二控制端子电连接到驱动器电路。9.根据权利要求1所述的电路封装体，所述电路封装体还包括附接到所述第一晶体管和所述第二晶体管的预先形成的支撑结构，其中，所述预先形成的支撑结构包括至少两个垂直导电路径。10.根据权利要求1所述的电路封装体，其中，所述绝缘层包括FR4或没有纤维增强的树脂膜。11.一种方法，包括：将第一晶体管连接到绝缘层，其中，所述第一晶体管包括：在绝缘层的顶侧的第一控制端子，在绝缘层的顶侧的第一漏极端子，以及在绝缘层的底侧的第一源极端...

【专利技术属性】
技术研发人员：赵应山，
申请(专利权)人：英飞凌科技美国公司，
类型：发明
国别省市：美国,US