一种隔离型延时电路制造技术

本发明专利技术涉及一种隔离型延时电路，具有隔离模块1、延时模块2、输出模块3，其三者依次顺序连接。大电压输入信号Vin输入至隔离模块1，隔离模块1将经过隔离的信号Vg输入至延时模块2，延时模块2将经过延时了的信号Vd输入至输出模块3以输出所需的延迟信号Vout。本发明专利技术通过利用晶体管的电流放大能力，即可实现使用较小的电容和电阻达到较长的延时；并且其抗干扰能力强，强弱电之间的隔离性能很好，以及对电压性噪声能有效地抑制。

An isolated delay circuit

The invention relates to an isolated delay circuit, which has an isolation module 1, a delay module 2, and an output module 3, and the three are sequentially connected. The large voltage input signal Vin is input to the isolation module 1, the isolation module 1 inputs the isolated signal Vg to the delay module 2, and the delay module 2 inputs the delayed signal Vd to the output module 3 to output the required delay signal Vout. By utilizing the current amplifying capability of the transistor, the invention can achieve long delay by using smaller capacitors and resistors, and has strong anti-interference ability, good isolation performance between strong and weak power, and effective suppression of voltage noise.

【技术实现步骤摘要】
一种隔离型延时电路
本专利技术属于电子电路领域，尤其涉及延时电路领域。
技术介绍
延时电路是电路的表现形式的叫法，电路模式叫单稳态电路。以555定期为中心的延时电路多而常见，它电路结构简单，外围元件少，工作稳定。现有技术中一般采用电容延时，就是RC延时，利用电容的充放电调节RC时间常数来完成，一般要配合另外的一个触发电路来达到延时控制，实际上555延时电路就是用的RC充放电。目前，在集成电路实现长时间的延时采用两种方案，一种是用RC延时电路，另一种是用恒流源为电容充放电。RC延时电路，一般利用电容上电压随充电时间的变化，当电压达到阈值时，输出延时后的信号。但是这种RC电路结构产生的延时时间随温度变化较大，并且需要较大的电容和电阻才能实现较长时间的延时，且精度不高，无法抗高压、抗干扰，并增加了硬件成本。
技术实现思路
本专利技术的目的在于针对现有技术的不足，提供一种具有耐高压、抗干扰的隔离型延时电路。本专利技术为实现上述目的采用的技术方案是：提供一种隔离型延时电路，其包括：隔离模块、延时模块、输出模块；其中电压输入信号Vin输入至所述隔离模块，所述隔离模块将经过隔离的信号Vg输入至所述延时模块，所述延时模块将经过延时了的信号Vd输入至所述输出模块以输出所需的延迟信号Vout。其中所述隔离模块具体为一光耦隔离电路，所述光耦隔离电路具体结构为：所述电压输入信号Vin输入至光耦隔离器件U1中的发光二极管的正极，所述发光二极管的负极通过电阻R1接地；所述光耦隔离器件U1中的三极管Q1的集电极通过电阻R2接5V电压源，所述电阻R2与所述5V电压源之间连接三极管Q2的集电极，所述三极管Q1的集电极还连接所述三极管Q2的基极，所述三极管Q1的基极连接电阻R3并接地，所述三极管Q1的基极还连接电阻R4的一端，所述三极管Q1的发射极接地，电容C1并联在所述电阻R4两端，所述电阻R4的另一端连接电阻R5并接地，所述电阻R4的另一端还连接所述三极管Q2的发射极并且输出所述经过隔离的信号Vg。其中所述延时模块具体结构为：包括可控开关S、电容元件C2、开关元件Q3、开关元件Q4、开关元件Q5和触发器；其中，所述经过隔离的信号Vg同时输入至所述开关元件Q4的第一端和第二端以及所述开关元件Q5的第二端，所述开关元件Q4的第三端接地，所述开关元件Q5的第三端接地，所述开关元件Q5的第一端接所述开关元件Q3的第三端，所述开关元件Q3的第一端接直流电源，所述开关元件Q3的第二端同时接所述电容元件C2的第二端、所述可控开关S的第二端以及所述触发器的输入端，所述可控开关S的第一端接直流电源，所述电容元件C2的第一端接直流电源，所述触发器的电源端接直流电源，所述触发器的接地端接地，所述触发器的输出端作为所述延时电路的输出端。其中所述开关元件Q3具体为N型三极管，其中其第一端为集电极，第二端为基极，第三端为发射极。其中所述开关元件Q4具体为N沟道MOS管，其中其第一端为漏极，第二端为栅极，第三端为源极。其中所述开关元件Q5具体为N沟道MOS管，其中其第一端为漏极，第二端为栅极，第三端为源极。本专利技术的有益效果是：不需要较大电容和电阻，利用晶体管的电流放大能力，以及在高压区域进行隔离，即可实现具有耐高压、抗干扰的隔离型长延时电路。附图说明图1为本专利技术的隔离型延时电路结构示意图；图2为本专利技术的隔离型延时电路中隔离模块的具体结构示意图；图3为本专利技术的隔离型延时电路整个电路具体结构示意图；具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例1：本专利技术实施例1提供的隔离型延时电路结构示意图如图1所示，其包括：隔离模块1、延时模块2、输出模块3，其三者依次顺序连接。大电压输入信号Vin输入至隔离模块1，隔离模块1将经过隔离的信号Vg输入至延时模块2，延时模块2将经过延时了的信号Vd输入至输出模块3以输出所需的延迟信号Vout。其中，图2示出了本专利技术实施例1中的隔离模块的具体结构示意图，其中该隔离模块具体为一光耦隔离电路，其具体结构为：大电压输入信号Vin输入至光耦隔离器件U1中的发光二极管的正极，其负极通过电阻R1接地；光耦隔离器件U1中的三极管Q1的集电极通过电阻R2接5V电压源，电阻R2与5V电压源之间连接三极管Q2的集电极，三极管Q1的集电极还连接三极管Q2的基极，三极管Q1的基极连接电阻R3并接地，三极管Q1的基极还连接电阻R4的一端，三极管Q1的发射极接地，电容C1并联在电阻R4两端，电阻R4的另一端连接电阻R5并接地，电阻R4的另一端还连接三极管Q2的发射极并且输出经过隔离的信号Vg。上述隔离模块通过增加光敏基极正反馈来提高光耦的开关速度。其中，图3示出了本专利技术实施例1中的隔离型延时电路的具体的电路结构示意图，其中输出模块为一触发器，所述延时电路具体包括：可控开关S、电容元件C2、开关元件Q3、开关元件Q4、开关元件Q5和触发器；其中，经过隔离的信号Vg同时输入至所述开关元件Q4的第一端和第二端以及所述开关元件Q5的第二端，所述开关元件Q4的第三端接地，所述开关元件Q5的第三端接地，所述开关元件Q5的第一端接所述开关元件Q3的第三端，所述开关元件Q3的第一端接直流电源，所述开关元件Q3的第二端同时接所述电容元件C2的第二端、所述可控开关S的第二端以及所述触发器的输入端，所述可控开关S的第一端接直流电源，所述电容元件C2的第一端接直流电源，所述触发器的电源端接直流电源，所述触发器的接地端接地，所述触发器的输出端作为所述延时电路的输出端。其中，开关元件Q3具体为N型三极管，其中其第一端为集电极，第二端为基极，第三端为发射极。开关元件Q4具体为N沟道MOS管，其中其第一端为漏极，第二端为栅极，第三端为源极。开关元件Q5具体为N沟道MOS管，其中其第一端为漏极，第二端为栅极，第三端为源极。其中，本领域技术人员对其中开关器件进行选择转换，比如选择开关器件为P沟道MOS管或P型三极管，其连接方式只是进行相对应的转换，并没有实质性的变化。因此，通过利用晶体管的电流放大能力，即可实现使用较小的电容和电阻达到较长的延时；并且其抗干扰能力强，强弱电之间的隔离性能很好，另外，光耦属电流型器件，对电压性噪声能有效地抑制。上述实施例只是为了说明本专利技术的技术构思及特点，其目的是在于让本领域内的普通技术人员能够了解本专利技术的内容并据以实施，并不能以此限制本专利技术的保护范围。凡是根据本
技术实现思路
的实质所作出的等效的变化或修饰，都应涵盖在本专利技术的保护范围内。本文档来自技高网...

【技术保护点】
一种隔离型延时电路，其特征在于，其包括：隔离模块、延时模块、输出模块；其中电压输入信号Vin输入至所述隔离模块，所述隔离模块将经过隔离的信号Vg输入至所述延时模块，所述延时模块将经过延时了的信号Vd输入至所述输出模块以输出所需的延迟信号Vout。

【技术特征摘要】
1.一种隔离型延时电路，其特征在于，其包括：隔离模块、延时模块、输出模块；其中电压输入信号Vin输入至所述隔离模块，所述隔离模块将经过隔离的信号Vg输入至所述延时模块，所述延时模块将经过延时了的信号Vd输入至所述输出模块以输出所需的延迟信号Vout。2.根据权利要求1所述的隔离型延时电路，其特征在于，其中所述隔离模块具体为一光耦隔离电路，所述光耦隔离电路具体结构为：所述电压输入信号Vin输入至光耦隔离器件U1中的发光二极管的正极，所述发光二极管的负极通过电阻R1接地；所述光耦隔离器件U1中的三极管Q1的集电极通过电阻R2接5V电压源，所述电阻R2与所述5V电压源之间连接三极管Q2的集电极，所述三极管Q1的集电极还连接所述三极管Q2的基极，所述三极管Q1的基极连接电阻R3并接地，所述三极管Q1的基极还连接电阻R4的一端，所述三极管Q1的发射极接地，电容C1并联在所述电阻R4两端，所述电阻R4的另一端连接电阻R5并接地，所述电阻R4的另一端还连接所述三极管Q2的发射极并且输出所述经过隔离的信号Vg。3.根据权利要求1所述的隔离型延时电路，其特征在于，其中所述延时模块具体结构为：包括可控开关...

【专利技术属性】
技术研发人员：李俊彦，
申请(专利权)人：李俊彦，
类型：发明
国别省市：安徽,34