具有经修改后电流分布的半导体装置制造方法及图纸

本文描述具有经修改后电流分布的半导体装置及其形成方法。例如，与逻辑裸片接触的存储器裸片可经配置以从电流源汲取总电流量。所述存储器裸片可包含形成于所述存储器裸片中且经配置以将所述总电流量从所述电流源提供到所述存储器裸片的多个贯穿衬底通路TSV。所述存储器裸片可包含与更靠近电流源的第一TSV相关联的未连接的至少两个互连接触件。所述存储器裸片可包含与在距离上比所述第一TSV离所述电流源更远的第二TSV相关联的至少两个互连接触件之间的电连接。

A semiconductor device with modified current distribution

In this paper, a semiconductor device with a modified current distribution and its formation method are described. For example, the bare pieces of memory contact with the logical bare pieces can be configured to draw the total electric flow from the current source. The memory chip can include multiple TSV across the substrate path, which is formed in the memory chip and configured to supply the total current quantity from the current source to the memory die. The memory sheet may contain at least two interconnected contacts associated with the first TSV closer to the current source. The memory chip can contain electrical connections between at least two interconnected contacts, which are associated with distance from the first TSV to second TSV farther from the current source.

【技术实现步骤摘要】
【国外来华专利技术】具有经修改后电流分布的半导体装置
本专利技术大体上涉及具有经修改后电流分布的半导体装置及其形成方法。
技术介绍
半导体装置可用于各种电子应用中，例如个人计算机、移动电话、数码相机及其它电子装置。各种半导体装置(例如，存储器裸片)使用贯穿衬底通路(TSV)，所述TSV是可提供穿过半导体装置(例如，举例来说硅晶片或裸片)的电连续性的导电通路。TSV可使得两个或两个以上集成电路(IC)装置能够垂直堆叠成一个三维(3D)芯片堆叠。例如，堆叠的顶部处的IC装置的TSV可连接到所述堆叠下部的IC装置的TSV。通过电连接堆叠中的IC装置，所述TSV可能够使得所述堆叠中的所述IC装置充当单个装置。TSV技术可使得3D芯片堆叠能够具有增加的连接性、带宽及/或功能性而除其它优势外还占据小占据面积。此外，连接3D芯片堆叠以提供足够功率且磨损寿命是具有挑战性的。附图说明图1是根据本专利技术的数个实施例的半导体裸片组合件的实例。图2是通过TSV将电流提供到半导体装置的实例。图3是根据本专利技术的数个实施例的半导体装置的实例。图4是根据本专利技术的数个实施例的具有经修改后电流分布的半导体装置的实例。具体实施方式本文描述具有经修改后电流分布的半导体装置及其形成方法。例如，存储器裸片可位于逻辑裸片的顶部上且与所述逻辑裸片接触。所述存储器裸片可经配置以从电流源汲取电流量。所述存储器裸片可包含形成于所述存储器裸片中且经配置以将电流量从电流源提供到所述存储器裸片的多个贯穿衬底通路(TSV)(例如，穿硅通路)。所述存储器裸片可包含与更靠近电流源的第一TSV相关联的未连接的至少两个互连接触件。所述存储器裸片可包含与比所述第一TSV离所述电流源具有更远的物理距离的第二TSV相关联的至少两个互连接触件之间的电连接。TSV可通过各种工艺形成于半导体装置中。例如，可将光致抗蚀剂施加到表面，例如半导体晶片的前侧表面。其后，所述晶片可经图案化且蚀刻工艺(例如深反应性离子蚀刻工艺)可用于产生经图案化晶片中的通路。可被称为衬底的晶片可包含数个基于半导体的结构，所述结构可包含硅、绝缘体上硅(SOI)、蓝宝石上硅、硅锗、砷化镓等等。在各种应用中，数种材料可形成于通路中。例如，衬垫材料(例如氧化物)及势垒材料(例如，例如钽)可形成于通路中。所述通路可填充有导电材料，例如(例如)铜、钨或铝。在此阶段中，经填充的通路可不完全延伸通过晶片。因而，所述晶片可经翻转且可发生背侧处理。例如，可执行薄化及/或TSV显露工艺，从而导致所述通路内的导电材料一直延伸通过晶片。在形成TSV之后，例如在通路延伸通过晶片后，可针对各种应用执行数个进一步处理步骤。例如，可形成导线以连接TSV而促进将半导体装置连接(例如，物理及/或电连接)到数个其它半导体装置及/或电子装置的其它组件(例如，裸片上电路、互连接触件，例如金属化层等等)。导线的宽度可根据本专利技术的数个实例而改变。例如，与导线相关联的TSV离电流源的距离可确定互连件的宽度。在一些实例中，与在距离上更靠近电流源的TSV相关联的导线可比与在距离上离所述电流源更远的TSV相关联的导线更窄。在本专利技术的以下详细描述中，参考形成本专利技术的部分的所附图式且以下详细描述以说明方式展示可如何实践本专利技术的一或多个实施例。充分详细地描述这些实施例以使得所属领域的一般技术人员能够实践本专利技术的实施例，且将了解，可使用其它实施例且可在不违背本专利技术的范围的情况下作出过程改变、电改变及/或结构改变。本文中的图遵循其中第一数字或前几个数字对应于图式图编号且剩余数字识别图式中的元件或组件的编号惯例。可通过使用类似数字识别不同图之间的类似元件或组件。例如，127可引用图1中的参考元件“27”，且类似元件可在图2中称为227。此外，如本文所使用，“数个”特定元件及/或特征可指此类元件及/或特征的一或多者。图1是根据本专利技术的数个实施例的半导体裸片组合件100的说明的实例。半导体裸片组合件100可包含混合存储器立方体(HMC)。裸片106可具有比堆叠104的裸片102更大的占据面积。例如，在此实例中，裸片106包含横向向外延伸超出堆叠104的至少一侧的外围部分108。组合件100可进一步包含裸片106的外围部分108处的第一热传递特征110-A及与裸片102叠加的任选第二热传递特征110-B。第一热传递特征110-A及第二热传递特征110-B可分别热接触至少部分围绕第一半导体裸片102及第二半导体裸片106延伸的导热罩壳122。罩壳122可包含与封装衬底130上的裸片106横向间隔开的外部部分124及由外部部分124承载的盖部分126。外部部分124及盖部分126形成经配置使得垂直延伸的第一热传递特征110-A及第二热传递特征110-B热接触盖部分126的底侧的凹部136。尽管未在图1中展示，但封装衬底130可耦合到下伏基底结构，例如(举例来说)印刷电路板(PCB)。例如，组合件100可配置为混合存储器立方体(HMC)，其中裸片102是动态随机存取存储器(DRAM)裸片及/或提供数据存储的其它存储器裸片，且裸片106可为提供HMC内的存储器控制(例如，DRAM控制)及/或其它功能的逻辑裸片。例如，组合件100可包含布置于第二半导体裸片106(例如，提供HMC内的存储器控制的高速逻辑裸片)上的堆叠104中的多个第一半导体裸片102(例如，存储器裸片)。半导体裸片102及106(共同称为“裸片102、106”)可包含各种类型的半导体组件及功能特征，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、快闪存储器、其它形式的集成电路存储器、处理电路、成像组件及/或其它半导体特征。可沿数个裸片定位数个贯穿衬底通路(TSV)127，如图1中所说明。即，数个TSV可行进通过存储器裸片(例如，半导体裸片102的存储器裸片)。半导体裸片102的最底部存储器裸片可包含与直接位于所述最底部存储器裸片(进一步在图3中说明)上的存储器裸片的对应TSV连接的TSV。TSV127可通过存储器裸片中的每一者从最底部存储器裸片连接到最顶部存储器裸片。行进通过存储器裸片127的存储器裸片的TSV中的每一者的电流可基于离电流源的距离而改变。另外，在一些实例中，当每一存储器裸片经添加到半导体裸片(例如，半导体裸片102)的堆叠中时，增加行进通过第一最底部存储器裸片的电流。当将第二存储器裸片直接堆叠于第一存储器裸片上时，可增加通过最底部存储器裸片的TSV中的每一者的电流。例如，特定电流(例如，9.1mA)可经提供通过在距离上最靠近第一存储器裸片的电流源的第一TSV以将电流供应到与第一存储器裸片相关联的裸片上电路。堆叠于第一存储器裸片的顶部上的第二存储器裸片可具有行进通过第二存储器裸片的第一TSV的特定电流(例如，9.1mA)以将电流供应到与第二存储器裸片相关联的裸片上电路。因此，两个特定电流的总量(例如，9.1+9.1＝18.2mA)将行进通过第一存储器裸片的第一TSV以将特定电流(例如，9.1mA)供应到与第一存储器裸片相关联的电路且将所述特定电流(例如，9.1mA)供应到与第二存储器裸片相关联的电路。第二存储器裸片的第一TSV将接收行进通过第一TSV的特定电流(例如，9.1mA)的部分。TSV可具有本文档来自技高网...

【技术保护点】
一种半导体装置，其包括：逻辑裸片；存储器裸片，其与所述逻辑裸片接触且经配置以从电流源汲取总电流量，其中所述存储器裸片包含：多个贯穿衬底通路TSV，其形成于所述存储器裸片中且经配置以将所述总电流量的部分从所述电流源提供到所述存储器裸片；至少两个互连接触件，其与更靠近所述电流源的第一TSV相关联，未经连接；及至少两个互连接触件之间的电连接，所述至少两个互连接触件与在距离上比所述第一TSV离所述电流源更远的第二TSV相关联。

【技术特征摘要】
【国外来华专利技术】2015.05.29 US 14/726,0051.一种半导体装置，其包括：逻辑裸片；存储器裸片，其与所述逻辑裸片接触且经配置以从电流源汲取总电流量，其中所述存储器裸片包含：多个贯穿衬底通路TSV，其形成于所述存储器裸片中且经配置以将所述总电流量的部分从所述电流源提供到所述存储器裸片；至少两个互连接触件，其与更靠近所述电流源的第一TSV相关联，未经连接；及至少两个互连接触件之间的电连接，所述至少两个互连接触件与在距离上比所述第一TSV离所述电流源更远的第二TSV相关联。2.根据权利要求1所述的半导体装置，其中与所述第一TSV相关联的所述至少两个互连接触件之间的电阻大于所述电连接的电阻。3.根据权利要求1所述的半导体装置，其中通过电力总线将所述电流量提供到裸片上电路。4.根据权利要求1所述的半导体装置，其中：由所述存储器裸片汲取的所述电流量在所述多个TSV中被分配；且根据半导体工艺形成的导线，所述导线经设定尺寸且经连接以将通过所述多个TSV中的每一者的电流维持在特定阈值电流之下。5.根据权利要求4所述的半导体装置，其中所述特定阈值电流低于13mA的电流。6.根据权利要求1到5中任一权利要求所述的半导体装置，其中所述第一TSV经由所述互连接触件耦合到裸片上电路。7.根据权利要求1到5中任一权利要求所述的半导体装置，其中所述存储器裸片堆叠于额外存储器裸片上，其中额外多个TSV延伸通过所述额外存储器裸片且对准到延伸通过所述存储器裸片的所述多个TSV中的每一者。8.根据权利要求7所述的半导体装置，其中：与关联于所述多个TSV中的第一组TSV的第一组互连接触件及关联于所述额外多个TSV中离所述电流源有更靠近的物理距离的第二组TSV的第二组互连接触件相关联的至少两个互连接触件未经连接；且与所述多个TSV中的第三组TSV相关联的第三组互连接触件及与所述额外多个TSV中比所述第一组离所述电流源有更远的距离的第四组TSV相关联的第四组互连接触件经连接。9.根据权利要求8所述的半导体装置，其中所述额外多个TSV的TSV之间的电连接的宽度比离所述电流源更远的TSV窄。10.根据权利要求1到5中任一权利要求所述的半导体装置，其进一步包括：第一导线，其位于以下两者之间：第一TSV，其具有离所述电流源的第一距离且与所述多个TSV相关联；及所述存储器裸片的电路；且其中所述第一导线具有比第二导线更窄的宽度，所述第二导线连接到离所述电流源有更远物理距离的第二TSV。11.根据权利要求10所述的半导体装置，其中所述第一导线的长度及宽度经制作使得所述第一导线的电阻等同于所述第二导线的电阻。12.一种形成半导体装置的方法，其包括：形成与更靠近电流源的第一贯穿衬底通路TSV相关联的未经连接的至少两个...

【专利技术属性】
技术研发人员：梅时中，维克托·王，杰弗里·P·莱特，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：美国,US