高压电路制造技术

本发明专利技术提供一种高压电路，第一金属氧化物半导体场效晶体管为栅极与输入电压耦接的低压元件，其与第二金属氧化物半导体场效晶体管串联耦接，两者皆为第一导电类型，保护电路包含第三、第四、以及第五金属氧化物半导体场效晶体管，第三金属氧化物半导体场效晶体管具有第二导电类型以及与输入电压耦接的源极与基极，第四金属氧化物半导体场效晶体管具有第一导电类型，以及与第三金属氧化物半导体场效晶体管的漏极耦接的漏极，与第二偏压耦接的栅极，以及与第一电源端耦接的源极与基极，第五金属氧化物半导体场效晶体管具有第一导电类型以及与第一电压耦接的漏极、与第四金属氧化物半导体场效晶体管的漏极耦接的栅极以及与第一电源端耦接的源极。

High voltage circuit

【技术实现步骤摘要】
高压电路
本专利技术为有关于一种保护高压电路的装置，特别是关于一种可保护高压电路的低压金属氧化物半导体场效晶体管的栅极-源极接面的装置。
技术介绍
集成电路制造工艺通常提供具有不同击穿电压的元件。有时，在电路的高压部分中使用低压元件可能是有利的。在这种情况下，必须保护低压元件承受高电压。例如，可以使用其中堆叠两个MOSFET(金属氧化物半导体场效晶体管)的高压MOSFET配置来实现保护MOSFET元件的漏极-源极。例如，可以通过连接在栅极和源极之间的多个二极管来保护栅极-源极电压。专利技术人已经确定了在使用二极管来保护低压元件的栅极-源极接面的传统电路中的几个缺点，如下面进一步的描述。
技术实现思路
如上所述，用于高压电路中的低压元件的传统保护电路不令人满意。专利技术人已经发现了几个缺点。例如，二极管保护电路与MOSFET没有相同的温度特性。另一个缺点是，如果需要不同的最大电压，则二极管必须被堆叠，这意味着增加或减少电路的最大电压的最小改变值(stepsize)是二极管的顺向电压，这对于现代制造工艺来说是相当高的(因为低压元件的最大电压较小)。例如，在电源供应电压为5V的高压电路中，低压元件可配置为在1.65V下操作，其不是二极管导通电压的整数倍。因此，难以使用二极管提供适当的保护。本专利技术的实施例提供了用于保护高压电路中的低压元件的改良保护电路。在一实施例中，保护电路在回授配置中包含PMOS(P型金属氧化物半导体)晶体管以及两个NMOS(N型金属氧化物半导体)晶体管。在另一实施例中，保护电路在反馈配置中包含NMOS晶体管和两个PMOS晶体管。本专利技术的实施例提供的保护电路相对于传统保护电路而言有许多优点。例如，保护电路可以在低压元件中实现。例如，在具有深阱(deepwells)的制造工艺中或在SOI制造工艺中，保护电路可以在低压元件中实现。但是如果基体制造工艺不具有深阱，则保护电路中使用高压元件保护低压元件，以下有进一步的解释。如果可以，可以使用原生性(native)高压元件。在此，原生性NMOS为具有非常低的阈值电压的NMOS。此外，保护电路在正常操作模式下不消耗功率。据此，它仅在保护的节点上添加一小电容。再者，与使用二极管的传统保护电路相比，本专利技术使用MOS晶体管的实施方式是有面积效率的，特别是如果必须吸收大量电流时。根据本专利技术的实施例，高压电路具有用于保护低压金属氧化物半导体场效晶体管(Metal-Oxide-SemiconductorFieldEffectTransistor，MOSFET)的保护电路。高压元件以电源供应电压进行操作，并且低压元件以低于电源供应电压的最大容许电压操作。在高压电路中，第一MOSFET是第一导电类型的低压元件，并且具有与输入电压耦接的栅极和与第一电源端耦接的源极。第二MOSFET是第一导电类型的高压元件，并且与第一MOSFET叠接(cascode)或串联。第二MOSFET具有与第一MOSFET的漏极耦接的源极和与第一偏压耦接的栅极。保护电路配置来保护第一MOSFET的栅极-源极接面。保护电路包括第三、第四和第五MOSFET。第三MOSFET是第二导电类型的元件，并且具有与输入电压耦接的源极。第四MOSFET是第一导电类型的元件，并且具有与第三MOSFET的漏极耦接的漏极，与第二偏压耦接的栅极以及与第一电源端耦接的源极和基极。第五MOSFET是第一导电类型的元件，并且具有与输入电压耦接的漏极，与第四MOSFET的漏极耦接的栅极以及与第一电源端耦接的源极。在一些实施例中，第三MOSFET的栅极电压配置为使得栅极电压加上第三MOSFET的栅极源极电压低于第一MOSFET的最大容许电压。在一实施例中，电源供应电压为5V，低压元件的最大容许电压为1.65V。在上述的电路中，第一和第二导电类型的元件可以是NMOS晶体管(N型MOSFET)或是PMOS晶体管(P型MOSFET)。对于NMOS晶体管，电源端是接地端。对于PMOS晶体管，电源端是电源供应端。在上述实施例中，第一MOSFET和第二MOSFET形成叠接电路。在另一实施例中，第一MOSFET和第二MOSFET可以与第六MOSFET和第七MOSFET形成电流镜。第六MOSFET是第一导电类型的低压元件，并且具有与输入电压耦接的栅极以及与第一电源供应端耦接的源极。第七MOSFET是第一导电类型的高压元件，并且与第六MOSFET叠接或串联。第七MOSFET具有与第六MOSFET的漏极耦接的源极以及与第一偏压耦接的栅极。在一实施例中，第三，第四和第五MOSFET被配置为单位增益运算放大器(unitygainoperationalamplifier)。在一替代实施例中，保护电路可包含设置在第三MOSFET的源极和第五MOSFET的漏极之间的附加电阻器R。电阻器的效果是，如果保护电路必须吸收更多的电流，则电阻器使得低压元件的栅极上的电压变低。通过参考说明书的剩余部分和附图，可以进一步地理解对本专利技术的本质和优点。附图说明图1是根据本专利技术实施例使用MOS晶体管实现的两阶(two-stage)放大器电路的示意图。图2为图1的两阶放大器电路的示意图，其包括根据本专利技术另一实施例的允许某些高压金属氧化物半导体晶体管被低压金属氧化物半导体晶体管代替的保护电路。图3是根据本专利技术实施例的图2中区块210所示的放大器电路200的部分示意图。图4是根据本专利技术实施例的图2中区块220所示的放大器电路200的部分示意图。图5是图2所示的保护电路的操作模拟结果的波形图。附图标号100、200放大器电路110、120、132、134、232、234、930节点130、140保护电路210高压电路220电路区块501、503曲线Vb1、Vb2、Vb3、Vb4偏压M1～M22晶体管VCC正供应电压VSS接地VinminVinplusR电阻器具体实施方式在模拟电路设计中经常使用叠接(cascode)电路。在传统电路中，叠接电路可包含串联耦接的两个MOSFET，亦即一共源极级(common-sourcestage)和具有固定栅极偏压的电流源。在传统高压应用中，叠接电路具有堆叠在一起的两个高压MOSFET。期望在叠接电路的较低阶中能使用低压元件，因为低压元件提供较好的频率响应和较宽的频宽。为了在高压电路中使用低压元件，需要保护低压元件使其能承受施加在其端点上的高电压。图1是根据本专利技术实施例使用高压金属氧化物半导体晶体管实现的两阶(two-stage)放大器电路的示意图。图2为图1的两阶放大器电路的示意图，其包括根据本专利技术另一实施例的允许某些高压金属氧化物半导体晶体管被低压金属氧化物半导体晶体管代替的保护电路。如本文所使用的，高压元件以电源供应电压操作，并且低压元件经配置为以低于电源供应电压的最大容许电压操作。例如，在一实施例中，电源供应电压为5V，并且高压元件经配置为以5V操作，并且低压元件以比电源供应电压低的最大容许电压操作，例如1.65V。如图1所示，放大器电路100包括PMOS晶体管M1-M4、M9-M12与M15-M16，以及NMOS晶体管M5-M8与M13-M14。PMOS晶体管M9与NMOS晶体管M5通过节点110串接。在一些实施例中，放大器电路100可操作为运算放本文档来自技高网...

【技术保护点】
一种高压电路，其特征在于，所述高压电路包含用于保护一低压金属氧化物半导体场效晶体管的一保护电路，其中多个高压元件配置为以一电源供应电压操作，且多个低压元件配置为以低于所述电源供应电压的一最大容许电压操作，所述高压电路包含：一第一金属氧化物半导体场效晶体管，为一第一导电类型的低压元件，且具有与一输入电压耦接的栅极以及与一第一电源端耦接的源极；一第二金属氧化物半导体场效晶体管，为所述第一导电类型的高压元件且与所述第一金属氧化物半导体场效晶体管串联，所述第二金属氧化物半导体场效晶体管具有与所述第一金属氧化物半导体场效晶体管的漏极耦接的源极以及与一第一偏压耦接的栅极；以及一保护电路，用于保护所述第一金属氧化物半导体场效晶体管的一栅极‑源极接面，所述保护电路包含：一第三金属氧化物半导体场效晶体管，为一第二导电类型的元件且具有与所述输入电压耦接的源极；一第四金属氧化物半导体场效晶体管，为所述第一导电类型的元件且具有与所述第三金属氧化物半导体场效晶体管的漏极耦接的漏极、与一第二偏压耦接的栅极、以及与所述第一电源端耦接的源极与基极；及一第五金属氧化物半导体场效晶体管，为所述第一导电类型的元件且具有与所述输入电压耦接的漏极、与所述第四金属氧化物半导体场效晶体管的漏极耦接的栅极、以及与所述第一电源端耦接的源极。...

【技术特征摘要】
2016.07.13 US 15/209,6021.一种高压电路，其特征在于，所述高压电路包含用于保护一低压金属氧化物半导体场效晶体管的一保护电路，其中多个高压元件配置为以一电源供应电压操作，且多个低压元件配置为以低于所述电源供应电压的一最大容许电压操作，所述高压电路包含：一第一金属氧化物半导体场效晶体管，为一第一导电类型的低压元件，且具有与一输入电压耦接的栅极以及与一第一电源端耦接的源极；一第二金属氧化物半导体场效晶体管，为所述第一导电类型的高压元件且与所述第一金属氧化物半导体场效晶体管串联，所述第二金属氧化物半导体场效晶体管具有与所述第一金属氧化物半导体场效晶体管的漏极耦接的源极以及与一第一偏压耦接的栅极；以及一保护电路，用于保护所述第一金属氧化物半导体场效晶体管的一栅极-源极接面，所述保护电路包含：一第三金属氧化物半导体场效晶体管，为一第二导电类型的元件且具有与所述输入电压耦接的源极；一第四金属氧化物半导体场效晶体管，为所述第一导电类型的元件且具有与所述第三金属氧化物半导体场效晶体管的漏极耦接的漏极、与一第二偏压耦接的栅极、以及与所述第一电源端耦接的源极与基极；及一第五金属氧化物半导体场效晶体管，为所述第一导电类型的元件且具有与所述输入电压耦接的漏极、与所述第四金属氧化物半导体场效晶体管的漏极耦接的栅极、以及与所述第一电源端耦接的源极。2.根据权利要求1所述的高压电路，其特征在于，所述第三金属氧化物半导体场效晶体管的一栅极电压配置为使得所述栅极电压加上所述第三金属氧化物半导体场效晶体管的一栅极源极电压小于所述第一金属氧化物半导体场效晶体管的所述最大容许电压。3.根据权利要求1所述的高压电路，其特征在于，所述第一导电类型为N型；所述第二导电类型为P型；以及所述第一电源端为一接地端。4.根据权利要求1所述的高压电路，其特征在于，所述第一导电类型为P型；所述第二导电类型为N型；以及所述第一电源端为一电源供应端。5.根据权利要求1所述的高压电路，其特征在于，所述第三金属氧化物半导体场效晶体管、所述第四金属氧化物半导体场效晶体管与所述第五金属氧化物半导体场效晶体管配置为一单位增益运算放大器。6.根据权利要求1所述的高压电路，其特征在于，所述第一金属氧化物半导体场效晶体管的基极与所述第一电源端耦接，且所述第二金属氧化物半导体场效晶体管的基极与所述第一电源端或所述第二金属氧化物半导体场效晶体管的源极耦接。7.根据权利要求1所述的高压电路，其特征在于，所述保护电路更包含设置于所述第三金属氧化物半导体场效晶体管的源极以及所述第五金属氧化物半导体场效晶体管的漏极之间的一电阻器。8.根据权利要求1所述的高压电路，其特征在于，所述电源供应电压为5V，且用于所述多个低压元件的所述最大容许电压为1.65V。9.根据权利要求1所述的高压电路，其特征在于，所述高压电路更包含：一第六金属氧化物半导体场效晶体管，为所述第一导电类型的低压元件且具有与一输入电压耦接的栅极以及与一第一电源供应端耦接的源极；以及一第七金属氧化物半导体场效晶体管，为所述第一导电类型的一高压元件且与所述第一金属氧化物半导体场效晶体管串联，所述第二金属氧化物半导体场效晶体管具有与所述第一金属氧化物半导体场效晶体管的漏极耦接的源极以及与一第一偏压耦接的栅极；其中，所述第一金属氧化物半导体场效晶体管、所述第二金属氧化物半导体场效晶体管、所述第六金属氧化物半导体场效晶体管以及所述第七金属氧化物半导体场效晶体管配置为形成一电流镜。10.根据权利要求9所述的高压电路，其特征在于，所述第六金属氧化物半导体场效晶体管的基极与所述第一电源端耦接，且所述第七金属氧化物半导体场效晶体管的基极与所述第一电源端或所述第七金属氧化物半导体场效晶体管的源极耦接。11.一种高压电路，包含用于保护一低压金属氧化物半导体场效晶体管元件的一保护电路，其中多个高压元件配置为以一电源供应电压操作，且多个低压元件配置为以低于所述电源供应电压的一最大容许电压操作，其特征在于，所述高压电路包含：一第一金属氧化物半导体场效晶体管，为一低压N通道金属氧化物半导体元件且具有与一输入电压耦接的栅极以及与一接地耦接的源极；一第二金属氧化物半导体场效晶体管，为一高压N通道金属氧化物半导体元件且与所述第一金属氧化物半导体场效晶体管串联，所述第二金属氧化物半导体场效晶体管具有与所述第一金属氧化物半导体场效晶体管的漏极耦接的源极以及与一第一偏压耦接的栅极；以及一保护电路，用于保护所述第一金属氧化物半导体场效晶体管的一栅极-源极接面，所述保护电路包含：一第三金属氧化物半导体场效晶体管，为一P通...

【专利技术属性】
技术研发人员：珍汉·奈兰德，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：中国台湾,71