本发明专利技术的实施方式提供了一种稳压器，包括：源跟随器，包括串联在高压输入电源和地之间的第一电阻、高压隔离开关和低压PMOS晶体管，其中所述第一电阻的第一端接所述高压输入电源而其第二端接所述高压隔离开关的第一端，所述高压隔离开关的第二端接所述低压PMOS晶体管的源极；误差放大器，其反相输入端连接至一基准电压源，其输出端耦合到所述低压PMOS晶体管的栅极；功率PMOS晶体管，其源极耦合到所述高压输入电源，其栅极耦合到所述高压隔离开关的第一端，该功率PMOS晶体管的漏极作为所述稳压器的输出端，并且经过串联的第二电阻和第三电阻接地，其中所述第二电阻和第三电阻之间的连接点耦合到所述误差放大器的同相输入端。该稳压器可以使用低压运算放大器而使成本降低，并且使用电阻产生偏置电流从而便于设计。
【技术实现步骤摘要】
【专利摘要】本专利技术的实施方式提供了一种稳压器，包括：源跟随器，包括串联在高压输入电源和地之间的第一电阻、高压隔离开关和低压PMOS晶体管，其中所述第一电阻的第一端接所述高压输入电源而其第二端接所述高压隔离开关的第一端，所述高压隔离开关的第二端接所述低压PMOS晶体管的源极；误差放大器，其反相输入端连接至一基准电压源，其输出端耦合到所述低压PMOS晶体管的栅极；功率PMOS晶体管，其源极耦合到所述高压输入电源，其栅极耦合到所述高压隔离开关的第一端，该功率PMOS晶体管的漏极作为所述稳压器的输出端，并且经过串联的第二电阻和第三电阻接地，其中所述第二电阻和第三电阻之间的连接点耦合到所述误差放大器的同相输入端。该稳压器可以使用低压运算放大器而使成本降低，并且使用电阻产生偏置电流从而便于设计。【专利说明】稳压器
本专利技术的各实施方式涉及低压差稳压器领域，更具体地涉及用于高压的线性稳压器，尤其是用于集成电路的高压线性稳压器。
技术介绍
低压差线性稳压器(LDO,Low Dropout Regulator)具有输出噪声小、结构简单、低功耗以及小封装尺寸等突出优点，已成为电源管理应用中的重要电路。其在集成电路尤其是芯片中广为应用。现有的低压差线性稳压器往往使用误差放大器直接对电压调整管进行反馈控制，以补偿稳压器输出端的电压随负载变化而产生的波动。这对于低压输入电源而言通常是有效、经济并且安全的。这里的低压通常指5V以下，这对于电压调整管和误差放大器的额定工作电压的要求较低，这也意味着误差放大器的成本较低。然而，对于相对高压的应用环境，例如12V以上，若仍采用该误差放大器直接控制电压调整管，则该误差放大器将工作在相对高压的状态下。这要求误差放大器具有比低压环境下工作高得多的额定工作电压，这进而意味着该误差放大器的成本将大大增加，因为误差放大器的成本是随着额定工作电压的增加而显著增加的。这显然不利于低压差线性稳压器在相对高压环境的广泛应用。另外，现有的线性稳压器中通常在偏置电路中使用MOS管来产生偏置电流。由于MOS管的阻值受到流经的偏置电流的变化的影响而变化，因而偏置电路中的极点位置也会随着偏置电流的变化而变化。这对于稳压器中的补偿电路的设计是非常不利的。
技术实现思路
鉴于上述原因，本专利技术提供一种稳压器，其用于解决上述现有的低压稳压器中所存在的问题的至少一部分。根据本专利技术的一个方面，提供一种稳压器，包括:源跟随器，包括串联在高压输入电源和地之间的第一电阻、高压隔离开关和低压PMOS晶体管，其中所述第一电阻的第一端接所述高压输入电源而其第二端接所述高压隔离开关的第一端，所述高压隔离开关的第二端接所述低压PMOS晶体管的源极；误差放大器，其反相输入端连接至一基准电压源，其输出端耦合到所述低压PMOS晶体管的栅极；功率PMOS晶体管，其源极耦合到所述高压输入电源，其栅极耦合到所述高压隔离开关的第一端，该功率PMOS晶体管的漏极作为所述稳压器的输出端，并且经过串联的第二电阻和第三电阻接地，其中所述第二电阻和第三电阻之间的连接点耦合到所述误差放大器的同相输入端。根据本专利技术的另一方面，所述高压隔离开关包括一个高压NMOS晶体管，其漏极作为所述高压隔离开关的第一端，其源极作为所述高压隔离开关的第二端。根据本专利技术的另一方面，所述误差放大器的电源端和所述高压NMOS晶体管的栅极通过一降压电路耦合到所述输入电源。根据本专利技术的另一方面，所述降压电路包括:第四电阻，其一端耦合到所述高压输入电源，另一端耦合到一齐纳二极管的阴极；一NM0S电压调整管，该NMOS电压调整管的漏极耦合到所述输入电源，该NMOS电压调整管的栅极耦合到所述齐纳二极管的阴极，该NMOS电压调整管的源极作为该降压电路的输出端，并耦合到一偏置电阻；以及一滤波电容并联到该偏置电阻的两端。根据本专利技术的另一方面，在所述稳压器的输出端和所述误差放大器的输出端之间率禹合有一补偿电容。根据本专利技术的另一方面，在所述稳压器的输出端和接地之间耦合有一输出电容。根据本专利技术的另一方面，所述高压输入电源的电压大于或等于12V。根据本专利技术的另一方面，所述误差放大器EA的工作电压小于或等于5V。根据本专利技术的另一方面，提供一种集成电路，其包括根据本专利技术所述的稳压器。通过设置高压隔离开关，可以将运算放大器的低工作电压与输入高压源相隔离，从而可以使用低压运算放大器来驱动用于高压电源的稳压器，使得运算放大器乃至整个稳压器的成本显著降低。通过采用第一电阻产生偏置电流，使得该第一电阻下游的极点位置变化范围较小，从而便于稳压器电路中各电学参数的设计，使得整个稳压器的设计变得容易。【专利附图】【附图说明】当结合附图阅读下文对示范性实施方式的详细描述时，这些以及其他目的、特征和优点将变得显而易见，在附图中:图1是根据本专利技术优选实施例的稳压器的电路图；图2是根据本专利技术优选实施例的降压电路的电路图。【具体实施方式】现在将仅通过示例性方式来详细地描述本专利技术的各种实施方式。图1是根据本专利技术优选实施例的一稳压器的电路图。该稳压器包括一源跟随器，包括串联在闻压输入电源Vinjligh和地之间的第一电阻％、闻压隔尚开关Hv_nmos和低压PMOS晶体管Lv_pmoS。其中所述第一电阻R1的第一端接所述高压输入电源Vin high而其第二端接所述高压隔离开关的第一端，所述高压隔离开关的第二端接所述低压PMOS晶体管Lv_pmos的源极。该稳压器还包括误差放大器EA，其反相输入端连接至一基准电压源Vief,其输出端耦合到所述低压PMOS晶体管的栅极。该稳压器还包括功率PMOS晶体管Power_pmos,其源极稱合到所述高压输入电源，其栅极耦合到所述高压隔离开关的第一端，该功率PMOS晶体管的漏极作为所述稳压器的输出端Vwt，并且经过串联的第二电阻和第三电阻接地，其中所述第二电阻R2和第三电阻R3之间的连接点耦合到所述误差放大器的同相输入端。该第二电阻和第三电阻构成反馈电路并将第三电阻两端的电压反馈到误差放大器的同相输入端。该稳压器的高压输入端Vin high连接高压直流电源为该稳压器提供输入电压。这里所指的高压通常相对于例如5V及以下的低压而言，通常指12V及以上的电压。对于集成电路而言，12V及以上的电压是常见的电源电压。优选地,所述高压隔离开关包括一个高压NMOS晶体管Hv_nmos,其漏极作为所述高压隔离开关的第一端，其源极作为所述高压隔离开关的第二端。该高压NMOS晶体管Hv_nmoS的栅极和该误差放大器EA的电源端连接到一低压输入源Vin>。该低压输入源Vin>用于为该误差放大器提供工作电压，并为该高压NMOS晶体管Hv_nmoS提供栅极的相对低的电压。该低压输入源Vin lw优选为5V。用于该误差放大器EA的反相端的该参考电压源Vref优选为一与温度无关的电压源，即带隙基准源，且其优选为1.25V。在工作时，在所述高压输入端Vin high输入例如12V的高电压，并在输出端Vtjut和地电位之间连接负载IlMd。当由于负载的变化导致第三电阻R3两端的电压差VFB(即反馈到误差放大器的同相端的反馈电压VFB)不等于参考电压Vref时，闭合环路会通过误差放大器EA将反馈电压VFB调整至与该参考电压本文档来自技高网...
【技术保护点】
一种稳压器，包括：源跟随器，包括串联在高压输入电源(Vin_high)和地之间的第一电阻(R1)、高压隔离开关(Hv_nmos)和低压PMOS晶体管(Lv_pmos)，其中所述第一电阻的第一端接所述高压输入电源而其第二端接所述高压隔离开关的第一端，所述高压隔离开关的第二端接所述低压PMOS晶体管的源极；误差放大器(EA)，其反相输入端连接至一基准电压源(Vref)，其输出端耦合到所述低压PMOS晶体管的栅极；功率PMOS晶体管(Power_pmos)，其源极耦合到所述高压输入电源，其栅极耦合到所述高压隔离开关的第一端，该功率PMOS晶体管的漏极作为所述稳压器的输出端(Vout)，并且经过串联的第二电阻(R2)和第三电阻(R3)接地，其中所述第二电阻(R2)和第三电阻(R3)之间的连接点耦合到所述误差放大器的同相输入端。
【技术特征摘要】
【专利技术属性】
技术研发人员：周立波，
申请(专利权)人：艾尔瓦特集成电路科技天津有限公司，
类型：发明
国别省市：天津;12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。