看门狗电路、功率IC和看门狗监视系统技术方案

本发明专利技术涉及看门狗电路、功率IC和看门狗监视系统。公开供微型计算机监视系统用的看门狗计时器电路(40)。该电路包括计时器电路(30)和计时器控制电路(20)，计时器电路响应于收到用于对其向上计数的计数时钟信号，计时器控制电路与计时器刷新指令(prun)同步地装载外部输入的数据信号(stn)并且在其中保持顺序装载的最近的多比特数据信号作为参考数据。在参考数据与预定义样式一致并且同时满足其它预先指定的条件时，计时器控制电路(20)中断计时器电路(30)的时钟信号计数操作。在中断计数操作期间，在参考数据没有与预定义样式一致时或在上述其它预先指定的条件变得不满足时，控制电路(20)允许计时器电路(30)重新启动时钟信号计数操作。

Watchdog circuit, power IC, and watchdog surveillance system

The invention relates to a watchdog circuit, a power IC, and a watchdog surveillance system. The watchdog timer circuit (40) for the public computer monitoring system. The circuit includes a timer circuit (30) and a timer control circuit (20), a timer circuit in response to the receipt for it to count the clock signal count, timer control circuit and timer refresh command (prun) data signal synchronous loading external input (STN) and in which keep the recent multi bit data signal sequence loading as reference data. The timer control circuit (20) interrupts the clock counting operation of the timer circuit (30) when the reference data is consistent with the pre-defined style and meets other pre specified conditions. During interrupt counting operation, the control circuit (20) allows the timer circuit (30) to restart the clock signal counting operation when the reference data is not consistent with the pre-defined style or when the above other specified conditions are not satisfied.

【技术实现步骤摘要】
看门狗电路、功率IC和看门狗监视系统本申请是申请日为2013年2月1日、申请号为201310042282.7、专利技术名称为“看门狗电路、功率IC和看门狗监视系统”的专利技术专利申请的分案申请。
本专利技术涉及看门狗(watchdog)计时器电路、功率集成电路(IC)装置和使用其的看门狗监视系统。例如，本专利技术涉及有效地用在用于机动车辆(motorvehicles)的电子控制单元(ECU)中的技术。
技术介绍
看门狗计时器(WDT)被用作用于检测由微型计算机上运行的软件程序的失控(runaway)引起的不正确的操作的机构。更具体地，当程序正常地在微型计算机上运行时，WDT通过微型计算机的操作在发生超时(time-out)之前被重复地初始化计时器计数值。在由失控等引起的异常发生时，微型计算机不执行这种周期性的计时器计数值初始化操作。响应于超时，WDT产生复位诱发信号并且将其供应给微型计算机。微型计算机具有低功率消耗模式(诸如待机模式)，在该模式中由中央处理单元(CPU)执行的命令运行操作被停止。因此，在具有它的微型计算机(其中WDT与其外部地附接)的系统中，即使在微型计算机被设定在低功率消耗模式中时，如果定时计数器的超时不被抑制，微型计算机也在每个事件中被复位，使得不可能实现任何低功率消耗。然后，在微型计算机的低功率消耗状态中WDT的操作被中断，由此将不再发生如下情况，即每当计时器计数器经历它的超时时就指示复位。另外，不再要求在每个事件中执行用于通过正好在计时器计数器的超时之前释放微型计算机的低功率消耗状态来初始化计时器计数器的计数值的处理。例如，JP-A-2003-300438在其中公开了用于使得CPU响应于机动车辆的点火开关(ignitionswitch)的断开而去激活具有看门狗计时器的看门狗IC以及用于防止复位信号被输出到CPU的技术。在这种情况下，该文献考虑以下事实：仅仅使用用于利用要被从CPU输入的活动(active)信号监视CPU操作的看门狗计时器电路，一旦看门狗计时器由于CPU的失控而被去激活，CPU就不能使得看门狗计时器电路活动而同时相对于CPU损失复位功能性。鉴于此，JP-A-2003-300438提出了利用在通过通信接口执行通信时以及即使在驱动点火开关接通时强制地激活看门狗计时器的功能。
技术实现思路
已经进行了关于使用看门狗计时器电路的系统的低功率消耗和可靠性改进的研究。从低功率消耗的观点来看，期望的是在微型计算机的低功率消耗状态中中断看门狗计时器电路的计时器计数操作；然而，在错误地中断看门狗计时器电路的操作时，不再可以维持系统的可靠性。因此需要提供用于防止看门狗计时器电路意外地保持它的操作停止状态的技术。JP-A-2003-300438没有考虑这一点。另外，JP-A-2003-300438在其中公开了用于响应于点火开关操作和/或通信接口操作执行恢复的技术，作为在看门狗计时器电路可以在CPU的控制下停止和重新启动操作的情况下供由于噪声或失控发生的非故意的中断的事件之用的恢复方法。然而，该文献没有关于下面的方法的记载：即使在看门狗计时器电路的计时器计数操作由于CPU的失控而中断时，也确保看门狗计时器电路立即重新启动它的时间计数操作以便由此进入复位可指示状态。因此本专利技术的一个目的是，防止看门狗计时器电路不必要地停止，并且还使得即使在发生这种不必要的去激活时也可以检测该事件并且使得看门狗计时器电路能够毫无困难地迅速地恢复到它的可操作状态。本专利技术的该目的和其它目的、新的特征和优点将从以下的如附图中所示出的本专利技术的当前优选实施例的更具体的描述中明白。用于实现在本申请中公开的本专利技术的目的的手段中的代表性的一个的概要如下。包含本专利技术的原理的电路被布置为具有计时器电路和计时器控制电路，所述计时器电路对收到计数时钟信号进行响应以用于对其进行向上计数，所述计时器控制电路用于与计时器刷新指令同步地装载或“引入(import)”外部地输入的数据信号，用于在其中保持顺序地装载的最近的(latest)多比特数据信号作为参考数据，用于在参考数据和预定义的样式(pattern)相同并且同时满足其它预先指定的条件时禁止所述计时器电路的计数时钟信号计数操作，并且用于在正在禁止计数操作的同时在参考数据变得与预定义的样式不相同时或者在前述的其它预先指定的条件变得不满足时允许重新启动所述计时器电路的时钟信号计数操作。可通过用于实现在本申请中公开的本专利技术的目的的手段中的代表性的一个获得的优点如下。可以防止看门狗计时器电路不必要地停止，并且还使得，即使在这种不必要的失控发生时，也能够检测该事件以便由此确保看门狗计时器电路能够容易地且迅速地恢复到它的可操作状态。本专利技术的其它目的、特征和优点将根据以下结合附图进行的本专利技术的实施例的描述而变得清晰。附图说明图1是示出根据本专利技术一个实施例的看门狗监视系统的示例性电路配置的框图。图2是示出包括在图1的看门狗监视系统内的功率IC的示例性配置的框图。图3是示出包括在图2的功率IC内的样式匹配电路的一个示例的逻辑电路图。图4是示例性地示出看门狗计时器电路的操作中断和重新启动定时的时序图。图5是示例性地示出用于在CPU的失控状态中产生复位指令信号“resd”的操作的时序图。图6是示出了样式匹配电路的另一示例的框图。图7是例示利用图6的样式匹配电路的看门狗计时器电路的去激活和重新启动操作定时的时序图。图8是示出了看门狗计时器监视系统的另一示例的框图。图9是例示在图8的看门狗监视系统中的看门狗计时器电路的去激活和重新启动操作定时的时序图。具体实施方式1、实施例概要首先将给出如在本申请中公开的本专利技术的代表性的实施例的概要的说明。应当注意，在下面的代表性的实施例的概要中放在括号之间的附图标记仅仅用于例证包含在由其指示的组成元素的概念中的那些。(1)<计时器计数操作的响应于与计时器刷新指令同步地发送的信号输入样式的停止/重新启动控制>根据本专利技术的一个代表性的实施例的一种看门狗计时器电路(40，40A)被布置为与计时器刷新指令(prun)同步地连续装载来自外部端子(PRUN)的数据信号(stn)并且在其中保持来自外部端子(PRUN)的数据信号(stn)，而同时让在其中保持在其中的最近的多比特数据信号与预定义的样式相同的状态为用于中断计时器计数操作的必要条件，并且让在其中相同的状态由于后续与计时器刷新指令同步地装载来自外部端子的数据信号而改变的状态为用于重新启动计时器计数操作的充分条件。利用这种布置，对于用来停止计时器计数操作的样式的一致，要求两个或更多个比特的一致；因此，不再容易致使看门狗计时器电路不工作。此外，即使在由CPU的失控等故障引起的多比特数据信号与预定义的样式的一致使得计时器计数操作被意外地停止时，也可假定如果相同的CPU的阻塞(obstruction)(诸如失控)继续，则不久之后将出现保持的多比特数据信号中的至少一个比特改变的状态，由此可以检测任何意外地发生的操作中断，使得可以迫使错误地去激活的看门狗计时器电路毫无困难地立即恢复到它的可操作状态。简而言之，看门狗计时器电路提供如下的优点：它的操作几乎不被错误地停止；即使在操作被错误地停止时，也使得电路更易于迅速地恢复到它本文档来自技高网...

【技术保护点】
一种看门狗监视系统，包括：中央处理单元(CPU)，所述CPU输出计时器刷新信号和多比特计时器控制数据；以及看门狗复位电路，所述看门狗复位电路被配置为与所述计时器刷新信号同步地接收所述多比特计时器控制数据，其中，所述看门狗复位电路与时钟信号同步地对值进行计数，在所计数的值到达超时值时输出复位信号以使所述CPU复位，以及在所述看门狗复位电路接收到所述计时器刷新信号时使所计数的值复位，其中，当所述CPU进入待机模式时，所述CPU将预定的多比特计时器控制数据输出到所述看门狗复位电路，以及其中，所述看门狗复位电路被配置为当所接收的多比特计时器控制数据与所述预定的多比特计时器控制数据相同时停止计数，以及当所接收的多比特数据变得与所述预定的多比特计时器控制数据不相同时重新启动计数。

【技术特征摘要】
2012.02.01 JP 2012-019844;2012.09.26 JP 2012-212291.一种看门狗监视系统，包括：中央处理单元(CPU)，所述CPU输出计时器刷新信号和多比特计时器控制数据；以及看门狗复位电路，所述看门狗复位电路被配置为与所述计时器刷新信号同步地接收所述多比特计时器控制数据，其中，所述看门狗复位电路与时钟信号同步地对值进行计数，在所计数的值到达超时值时输出复位信号以使所述CPU复位，以及在所述看门狗复位电路接收到所述计时器刷新信号时使所计数的值复位，其中，当所述CPU进入待机模式时，所述CPU将预定的多比特计时器控制数据输出到所述看门狗复位电路，以及其中，所述看门狗复位电路被配置为当所接收的多比特计时器控制数据与所述预定的多比特计时器控制数据相同...

【专利技术属性】
技术研发人员：古谷壽章，渡辺治，近藤智，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本,JP