测试治具制造技术

本实用新型专利技术是关于测试治具。本实用新型专利技术一实施例提供的测试治具包含：测试底座，其设有由阵列排布的测试针孔定义的可测试区域；所述可测试区域经配置以适用于多种规格的待测试集成电路封装体；以及测试框架，其经配置以可拆卸的安装于所述测试底座上从而在所述可测试区域上进一步界定一有效测试区域，所述有效测试区域小于或等于所述可测试区域；所述有效测试区域适用于所述多种规格的待测试集成电路封装体中的一种。本实用新型专利技术实施例能够测试具有不同的引脚数量及布局的多种规格的集成电路封装，降低了测试成本。

【技术实现步骤摘要】
测试治具
本技术涉及半导体领域，特别是涉及测试治具。
技术介绍
在当今信息时代，随着电子工业的迅猛发展，计算机、移动电话等产品日益普及。人们对电子产品的功能要求越来越多、对性能要求越来越强，而体积要求却越来越小、重量要求越来越轻。这就促使电子产品向多功能、高性能和小型化、轻量化方向发展。为实现这一目标，集成电路封装体的尺寸就要越来越小，复杂程度不断增加，于是，电路的输入/输出端口(I/O端口)就会越来越多，密度就会不断增加。为了适应这一发展要求，一些先进的高密度封装技术应运而生，例如球栅阵列封装(BallGridArrayPackage，以下简称“BGA封装”)及倒装芯片(以下简称“Flipchip”)。完工后的集成电路封装体在离厂前必须经过开/短路(以下简称“O/S”)测试，以确认其设计功能确已达到要求。然而，不同尺寸的集成电路封装体的引脚的数量及布局(layout)也不相同。因此，现有技术中，为了测试不同尺寸的集成电路封装体，需要为每一种尺寸的集成电路封装体设计一专用测试治具，导致测试成本居高不下。因而，亟需提供一种能够测试不同尺寸的集成电路封装体的测试治具，以降低测试成本。
技术实现思路
本技术的目的之一在于提供一测试治具，其能够测试具有不同的引脚数量及布局的多种规格的集成电路封装体，从而降低测试成本。本技术的另一目的在于提供一种测试治具的多个测试针孔的排布方法。根据本技术的一实施例，一测试治具，其包含：测试底座，其设有由阵列排布的测试针孔定义的可测试区域；该可测试区域经配置以适用于多种规格的待测试集成电路封装体；以及测试框架，其经配置以可拆卸的安装于测试底座上从而在可测试区域上进一步界定一有效测试区域，该有效测试区域小于或等于可测试区域；有效测试区域适用于多种规格的待测试集成电路封装体中的一种。在本技术的另一实施例中，测试底座设有凹槽，可测试区域位于该凹槽；测试框架经配置以可插拔地嵌入凹槽并暴露可测试区域中的部分或全部测试针孔；测试底座设有第一安装孔，测试框架设有第一安装通孔，第一连接件经配置以贯穿第一安装通孔后插入第一安装孔以将测试框架锁定在测试底座上；测试底座设有第二安装孔，第二连接件经配置以贯穿第二安装孔后插入印刷线路板以将测试治具锁定在印刷线路板上；第一连接件和/或第二连接件为螺钉；多个测试针孔的排布随待测试的集成电路封装的引脚编号增加呈中心发散式排布，其中越靠近中心区域的测试针孔所对应的待测试的集成电路封装体的引脚编号越小；可测试区域与有效测试区域为正方形，多个测试针孔以位于正方形的中心一测试针孔呈左旋或右旋排布，或以位于正方形的中心区域中至少两测试针孔绕正方形的中心呈左旋或右旋排布；多种规格的待测试集成电路封装体是具有不同引脚数量的待测试集成电路封装体。本技术的另一实施例还提供了一测试治具的测试针孔的排布方法，其包含：确定待测试的集成电路封装体的规格，包括确定待测试的集成电路封装体的引脚数量；根据所确定的引脚数量确定测试针孔排列所需的行数和列数，其中行数和列数相同，且由行数和列数定义的的测试针孔的数量大于等于引脚数量；根据所确定测试针孔的行数和列数确定正方形的可测试区域；在所行数和列数为奇数时，将可测试区域的中心点所在的测试针孔编号为1，并围绕中心点所在的测试针孔按顺时针或逆时针方式选择最邻近的另一测试针孔依次螺旋式进行编号，从而使可测试区域的测试针孔呈中心发散式排布；在行数和列数为偶数时，将可测试区域的中心区域所在的四个测试针孔中的相邻两者依次编号为1、2，并围绕可测试区域的中心点按顺时针或逆时针方式选择最邻近的另两个测试针孔依次螺旋式进行编号，从而使可测试区域的测试针孔呈中心发散式排布。在本技术的另一实施例中，测试治具是以上所述的测试治具。本技术实施例提供的测试治具及其测试针孔的排布方法，能够测试具有不同的引脚数量及布局的多种规格的集成电路封装。相较于传统技术为每一种尺寸的集成电路封装设计一专用测试治具，本技术实施例提供的测试治具可大幅降低测试成本。附图说明图1所示是根据本技术一实施例的测试治具的平面示意图图2所示是图1中的测试治具的测试底座的平面示意图图3所示是图1中的测试治具的框架的平面示意图图4所示是根据本技术一实施例的测试治具在使用时的剖视侧面示意图图5所示是根据本技术一实施例的测试治具的多个测试针的排布方法的平面示意图具体实施方式为更好的理解本技术的精神，以下结合本技术的部分优选实施例对其作进一步说明。图1所示是根据本技术一实施例的测试治具100的平面示意图。图2所示是图1中的测试治具100的测试底座10的平面示意图。图3所示是图1中的测试治具100的测试框架14的平面示意图。具体的，如图1-3所示，测试治具100包含测试底座10以及测试框架14。测试底座10上设有凹槽101，该凹槽101内设有由阵列排布的多个测试针孔20定义的可测试区域102，本实施例中该可测试区域102为正方形。该多个测试针孔20中的部分或全部的测试针孔20可与多种尺寸的待测试的集成电路封装体30的引脚32(参见图4)对应设置，例如可涵盖本领域所能生产的最大尺寸的集成电路封装体30和最小尺寸的集成电路封装体30。测试框架14经配置以可拆卸的安装于测试底座10上从而在可测试区域102上进一步界定一有效测试区域120，有效测试区域120小于或等于可测试区域102，且有效测试区域120对应多种规格的待测试集成电路封装体30中的一种。类似的，本实施例中该有效测试区域120为正方形。测试针孔换言之，测试底座10上的测试针孔20针对包括最大规格待测试的集成电路封装体30在内的多种规格的待测试集成电路封装体30提供可测试区域102，而测试框架14进一步针对特定的测试对象界定有效测试区域120，当测试最大规格的集成电路封装体30时，该可测试区域102与该有效测试区域120相同。在本实施例中，“多种规格的待测试集成电路封装体”是具有不同引脚数量的待测试集成电路封装体。优选的，该多个测试针孔20的排布随待测试的集成电路封装体30的引脚编号增加呈中心发散式排布，即越中心区域的测试针孔20所对应的待测试的集成电路封装体30的引脚编号越小。具体的发散方式有多种，例如当可测试区域102与有效测试区域120为正方形时，多个测试针孔20以位于正方形的中心一测试针孔20呈左旋或右旋排布，或以位于正方形的中心区域中至少两测试针孔20绕正方形的中心呈左旋或右旋排布(具体可参见图5)。测试针孔不同的测试框架14可具有相同的外部轮廓145和不同尺寸的开口141，以确保不同的测试框架14能够安装在同一测试底座10上且能够与不同尺寸的待测试集成电路封装体30的外部轮廓39相适应而使其卡合于测试框架14上。测试所使用的每一测试针16(参见图4)的编号与测试针孔20的编号对应，可经配置以通过对应设置的测试针孔20电性连接至待测试的集成电路封装体30的对应的引脚32以对集成电路封装体30进行电性测试。测试框架14经配置以可插拔地嵌入凹槽101，测试框架14的开口141经配置以在测试框架14嵌入凹槽101时暴露可测试区域102中的部分或全部测试针孔20从而定义有效测试区域120本文档来自技高网...

【技术保护点】
一种测试治具，其特征在于，包含：测试底座，其设有由阵列排布的测试针孔定义的可测试区域；所述可测试区域经配置以适用于多种规格的待测试集成电路封装体；以及测试框架，其经配置以可拆卸的安装于所述测试底座上从而在所述可测试区域上进一步界定一有效测试区域，所述有效测试区域小于或等于所述可测试区域；所述有效测试区域适用于所述多种规格的待测试集成电路封装体中的一种。

【技术特征摘要】
1.一种测试治具，其特征在于，包含：测试底座，其设有由阵列排布的测试针孔定义的可测试区域；所述可测试区域经配置以适用于多种规格的待测试集成电路封装体；以及测试框架，其经配置以可拆卸的安装于所述测试底座上从而在所述可测试区域上进一步界定一有效测试区域，所述有效测试区域小于或等于所述可测试区域；所述有效测试区域适用于所述多种规格的待测试集成电路封装体中的一种。2.根据权利要求1所述的测试治具，其特征在于，所述测试底座设有凹槽，所述可测试区域位于所述凹槽；所述测试框架经配置以可插拔地嵌入所述凹槽并暴露所述可测试区域中的所述部分或全部测试针孔。3.根据权利要求1所述的测试治具，其特征在于，所述测试底座设有第一安装孔，所述测试框架设有第一安装通孔，第一连接件经配置以贯穿所述第一安装通孔后插入所述第一安装孔以将所述测试框架锁定在所述测试底座上。4.根据权利要求3所述的测试治具...

【专利技术属性】
技术研发人员：向彪，
申请(专利权)人：日月光封装测试上海有限公司，
类型：新型
国别省市：上海,31