一种移位寄存器、其驱动方法、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术公开了一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入模块、第一控制模块、第二控制模块、第三控制模块、耦合控制模块以及输出模块；通过设置第二控制模块以使第三节点的电平与第二节点的电平相反，并且通过第二控制模块与其余五个模块的相互配合，可以避免移位寄存器存在输出竞争关系，以使移位寄存器可以稳定的移位输出信号。

A shift register, its driving method, gate drive circuit and display device

The invention discloses a shift register and its driving method, the gate drive circuit and a display device, which comprises an input module, a first control module, second control module, third control module, coupling control module and output module; by setting second control module so that the level of third nodes and second nodes instead, and through cooperate with the rest of the second control module of five modules, can avoid the shift register output competition, so that a shift register can shift output signal stability.

【技术实现步骤摘要】
一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
本专利技术涉及显示
，特别涉及一种移位寄存器、其驱动方法、栅极驱动电路及显示装置。
技术介绍
现有的一种移位寄存器，如图1a所示，包括：第一晶体管TFT1、第二晶体管TFT2、第三晶体管TFT3、第四晶体管TFT4、第五晶体管TFT5、电容C01以及电容C02。对应的时序图如图1b所示，在移位阶段t1，由于时钟信号CK为低电平，因此第一晶体管TFT1与第二晶体管TFT2均导通。导通的第一晶体管TFT1使节点N01的电平为低电平，以控制第五晶体管TFT5导通。导通的第二晶体管TFT2使节点N02的电平为低电平，以控制第四晶体管TFT4导通以使输出信号端OUT输出高电平的信号。在输出阶段t2，由于时钟信号CK为高电平，因此第一晶体管TFT1与第二晶体管TFT2均截止，使节点N02处于浮接状态。由于电容C02的作用使节点N02的电平保持为低电平，因此第四晶体管TFT4导通并将时钟信号CKB的低电平的信号输出给输出信号端OUT，以使输出信号端OUT输出低电平的信号。由于输出信号端OUT的信号为低电平，以控制第三晶体管TFT3导通并将高电压信号端VGH的高电平信号提供给节点N01，控制第五晶体管TFT5截止。然而，上述移位寄存器在输出阶段t2中，由于输出信号端OUT需要先输出低电平信号，才能控制第三晶体管TFT3导通。然而，在第三晶体管TFT3不能及时导通以控制第五晶体管TFT5截止时，由于电容C01的作用还会保持节点N01的电平在一定时间内为低电平，导致第五晶体管TFT5导通，从而造成输出信号端OUT输出错误，导致移位寄存器存在竞争风险而无法正常移位输出的问题。
技术实现思路
本专利技术实施例提供一种移位寄存器、其驱动方法、栅极驱动电路及显示装置，用以解决现有技术中的移位寄存器由于存在竞争风险而无法正常移位输出的问题。因此，本专利技术实施例提供了一种移位寄存器，包括：输入模块、第一控制模块、第二控制模块、第三控制模块、耦合控制模块以及输出模块；所述输入模块用于在第一时钟信号端的控制下，将输入信号端的信号提供给第一节点以及将第一参考信号端的信号提供给第二节点；所述第一控制模块用于在所述第一节点或第三节点的信号的控制下将节点控制信号端的信号提供给所述第二节点；所述第二控制模块用于使所述第三节点的电平与所述第二节点的电平相反；所述耦合控制模块用于保持所述第一节点的电平稳定；所述第三控制模块用于在第二时钟信号端和所述第一节点的信号的控制下，将所述第二时钟信号端的信号提供给所述第三节点；所述输出模块用于在所述第三节点的信号的控制下将所述第一参考信号端的信号提供给输出信号端，在所述第二节点的信号的控制下将第二参考信号端的信号提供给所述输出信号端。相应地，本专利技术实施例还提供了一种栅极驱动电路，包括级联的多个本专利技术实施例提供的上述任一种移位寄存器；第一级移位寄存器的输入信号端与起始信号端相连；除所述第一级移位寄存器之外，其余各级所述移位寄存器的输入信号端分别与其相邻的上一级移位寄存器的输出信号端相连。相应地，本专利技术实施例还提供了一种显示装置，包括本专利技术实施例提供的上述栅极驱动电路。相应地，本专利技术实施例还提供了一种本专利技术实施例提供的上述任一种移位寄存器的驱动方法，包括：输入阶段，向所述输入信号端和所述第一时钟信号端提供第一电平信号，向所述第二时钟信号端提供第二电平信号，所述输出信号端输出第二电平信号；输出阶段，向所述输入信号端和所述第一时钟信号端提供第二电平信号，向所述第二时钟信号端提供第一电平信号，所述输出信号端输出第一电平信号；输出完成阶段，向所述输入信号端和所述第二时钟信号端提供第二电平信号，向所述第一时钟信号端提供第一电平信号，所述输出信号端输出第二电平信号；输出保持阶段，向所述输入信号端和所述第一时钟信号端提供第二电平信号，向所述第二时钟信号端提供第一电平信号，所述输出信号端输出第二电平信号。本专利技术有益效果如下：本专利技术实施例提供的移位寄存器、其驱动方法、栅极驱动电路及显示装置，包括：输入模块、第一控制模块、第二控制模块、第三控制模块、耦合控制模块以及输出模块；通过设置第二控制模块以使第三节点的电平与第二节点的电平相反，并且通过第二控制模块与其余五个模块的相互配合，可以避免移位寄存器存在输出竞争关系，以使移位寄存器可以稳定的移位输出信号。附图说明图1a为现有技术中的移位寄存器的结构示意图；图1b为图1a所示的移位寄存器的输入输出时序图；图2为本专利技术实施例提供的移位寄存器的结构示意图之一；图3为本专利技术实施例提供的移位寄存器的结构示意图之二；图4a为本专利技术实施例提供的移位寄存器的具体结构示意图之一；图4b为本专利技术实施例提供的移位寄存器的具体结构示意图之二；图5a为本专利技术实施例提供的移位寄存器的具体结构示意图之三；图5b为本专利技术实施例提供的移位寄存器的具体结构示意图之四；图6a为本专利技术实施例提供的移位寄存器的具体结构示意图之五；图6b为本专利技术实施例提供的移位寄存器的具体结构示意图之六；图7a为本专利技术实施例提供的移位寄存器的具体结构示意图之七；图7b为本专利技术实施例提供的移位寄存器的具体结构示意图之八；图7c为本专利技术实施例提供的移位寄存器的具体结构示意图之九；图8a为实施例一和实施例二中的输入输出时序图；图8b为实施例三中的输入输出时序图；图9为本专利技术实施例提供的驱动方法的流程图；图10为本专利技术实施例提供的栅极驱动电路的结构示意图；图11a为本专利技术实施例提供的栅极驱动电路输出的信号示意图之一；图11b为本专利技术实施例提供的栅极驱动电路输出的信号示意图之二；图12为本专利技术实施例提供的显示装置的结构示意图。具体实施方式为了使本专利技术的目的，技术方案和优点更加清楚，下面结合附图，对本专利技术实施例提供的移位寄存器、其驱动方法、栅极驱动电路及显示装置的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本专利技术，并不用于限定本专利技术。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。本专利技术实施例提供的一种移位寄存器，如图2与图3所示，包括：输入模块1、第一控制模块2、第二控制模块3、第三控制模块4、耦合控制模块5以及输出模块6；其中，输入模块1用于在第一时钟信号端CK1的控制下，将输入信号端In的信号提供给第一节点N1以及将第一参考信号端Vref1的信号提供给第二节点N2。第二控制模块3用于使第三节点N3的电平与第二节点N2的电平相反。耦合控制模块5用于保持第一节点N1的电平稳定。第三控制模块4用于在第二时钟信号端CK2和第一节点N1的信号的控制下，将第二时钟信号端CK2的信号提供给第三节点N3。输出模块6用于在第三节点N3的信号的控制下将第一参考信号端Vref1的信号提供给输出信号端Out，在第二节点N2的信号的控制下将第二参考信号端Vref2的信号提供给输出信号端Out。并且，如图2所示，第一控制模块2用于在第一节点N1的信号的控制下将节点控制信号端CS的信号提供给第二节点N2。或者，如图3所示，第一控制模块2用于在第三节点N3的信号的控制下将节点控制信号端CS的信号提供给第二节点N2。本专利技术实施例提供的移位寄存器，包括：输入模块、第一控制模块、第本文档来自技高网...

【技术保护点】
一种移位寄存器，其特征在于，包括：输入模块、第一控制模块、第二控制模块、第三控制模块、耦合控制模块以及输出模块；所述输入模块用于在第一时钟信号端的控制下，将输入信号端的信号提供给第一节点以及将第一参考信号端的信号提供给第二节点；所述第一控制模块用于在所述第一节点或第三节点的信号的控制下将节点控制信号端的信号提供给所述第二节点；所述第二控制模块用于使所述第三节点的电平与所述第二节点的电平相反；所述耦合控制模块用于保持所述第一节点的电平稳定；所述第三控制模块用于在第二时钟信号端和所述第一节点的信号的控制下，将所述第二时钟信号端的信号提供给所述第三节点；所述输出模块用于在所述第三节点的信号的控制下将所述第一参考信号端的信号提供给输出信号端，在所述第二节点的信号的控制下将第二参考信号端的信号提供给所述输出信号端。

【技术特征摘要】
1.一种移位寄存器，其特征在于，包括：输入模块、第一控制模块、第二控制模块、第三控制模块、耦合控制模块以及输出模块；所述输入模块用于在第一时钟信号端的控制下，将输入信号端的信号提供给第一节点以及将第一参考信号端的信号提供给第二节点；所述第一控制模块用于在所述第一节点或第三节点的信号的控制下将节点控制信号端的信号提供给所述第二节点；所述第二控制模块用于使所述第三节点的电平与所述第二节点的电平相反；所述耦合控制模块用于保持所述第一节点的电平稳定；所述第三控制模块用于在第二时钟信号端和所述第一节点的信号的控制下，将所述第二时钟信号端的信号提供给所述第三节点；所述输出模块用于在所述第三节点的信号的控制下将所述第一参考信号端的信号提供给输出信号端，在所述第二节点的信号的控制下将第二参考信号端的信号提供给所述输出信号端。2.如权利要求1所述的移位寄存器，其特征在于，所述第二控制模块包括：第一晶体管；所述第一晶体管的控制极与所述第一时钟信号端相连，所述第一晶体管的第一极与所述第二时钟信号端相连，所述第一晶体管的第二极与所述第三节点相连。3.如权利要求1所述的移位寄存器，其特征在于，所述第二控制模块包括：第二晶体管；所述第二晶体管的控制极与所述第二节点相连，所述第二晶体管的第一极与所述第二参考信号端相连，所述第二晶体管的第二极与所述第三节点相连。4.如权利要求1所述的移位寄存器，其特征在于，所述第一控制模块包括：第三晶体管；所述第三晶体管的控制极与所述第一节点或所述第三节点相连，所述第三晶体管的第一极与所述节点控制信号端相连，所述第三晶体管的第二极与所述第二节点相连。5.如权利要求4所述的移位寄存器，其特征在于，所述第三晶体管的控制极与所述第一节点相连，所述节点控制信号端与所述第一时钟信号端为同一信号端。6.如权利要求4所述的移位寄存器，其特征在于，所述第三晶体管的控制极与所述第三节点相连，所述节点控制信号端与所述第二参考信号端为同一信号端。7.如权利要求1所述的移位寄存器，其特征在于，所述输入模块包括：第四晶体管与第五晶体管；所述第四晶体管的控制极与所述第一时钟信号端相连，所述第四晶体管的第一极与所述输入信号端相连，所述第四晶体管的第二极与所述第一节点相连；所述第五晶体管的控制极与所述第一时钟信号端相连，所述第五晶体管的第一极与所述第一参考信号端相连，所述第五晶体管的第二极与所述第二节点相连。8.如权利要求1所述的移位寄存器，其特征在于，所述第三控制模块包括：第六晶体管与第七晶体管；所述第六晶体管的控制极与所述第一节点相连，所述第六晶体管的第一极与所述第二时钟信号端相连，所述第六晶体管的第二极与所述耦合控制模块以及所述第七晶体管的第一极相连；所述第七晶体管的控制极与所述第二时钟信号端相连，所述第七晶体管的第二极与所述第三节点相连。9.如权利要求1所述的移位寄存器，其特征在于，所述输出模块包括：第八晶...

【专利技术属性】
技术研发人员：朱仁远，向东旭，高娅娜，李玥，陈泽源，
申请(专利权)人：上海天马有机发光显示技术有限公司，
类型：发明
国别省市：上海,31