The invention discloses a method for functional verification of chip design and platform used in chip design based on PLB bus, the chip registers and RAM module to read and write the function test, the method comprises the following steps: firstly, by reading the register and RAM module information, the establishment of the register information document; design automatic script module, the automatic script module according to the register information document generating test vectors, and the test vector operation test, final test results will be output, complete the verification process. For with the existing technology of functional verification methods and platform of chip design of the invention, can complete the design of PLB bus in the register and RAM module based testing, has the characteristics of short development cycle, high universality and high degree of automation, can greatly improve the verification efficiency; practical application wide range, easy popularization, and has broad application prospects.
【技术实现步骤摘要】
一种用于芯片设计的功能验证方法及平台
本专利技术涉及电子领域，具体地说是一种用于芯片设计的功能验证方法及平台。
技术介绍
现有技术中，集成电路制造技术迅速进步，同时市场对高集成度产品的需求不断增长，导致集成电路的复杂度呈指数增加。随着集成电路复杂度的增加，验证难度以更高的速度增加。因此，提高验证工作的实现能力，已经成为大规模集成电路开发的重点和难点。Coreconnect是IBM公司提出的面向core+ASIC开发或SoC设计的总线规范，能为整个系统提供高效、完备的连接方式。它包括三种不同的总线类型，即处理器内部总线PLB（ProcessLocalBus）、片上外围总线OPB（On-ChipPeripheralBus)和设备控制总线DCR（DevicesControlRegister）。PLB总线用于连接高速外设，具有64位地址总线和128位数据总线。每个PLB主设备通过独立的地址、读数据和写数据总线连接至PLB，PLB从设备则通过共享的地址、读数据和写数据总线与PLB连接。总线使用权由仲裁器进行分配的，仲裁机制灵活并且支持总线锁定，从而允许主设备进行总线原子操作...
【技术保护点】
一种用于芯片设计的功能验证方法，其特征在于，用于在基于PLB总线的芯片设计时，对该芯片内的寄存器和ram模块的读写功能测试，该方法的步骤如下：一、首先通过读取寄存器和ram模块的信息，建立寄存器信息文档；二、设计自动脚本模块，该自动脚本模块根据寄存器信息文档生成测试向量，并针对该测试向量运行测试，最后将测试结果输出，完成验证过程。
【技术特征摘要】
1.一种用于芯片设计的功能验证方法，其特征在于，用于在基于PLB总线的芯片设计时，对该芯片内的寄存器和ram模块的读写功能测试，该方法的步骤如下：一、首先通过读取寄存器和ram模块的信息，建立寄存器信息文档；二、设计自动脚本模块，该自动脚本模块根据寄存器信息文档生成测试向量，并针对该测试向量运行测试，最后将测试结果输出，完成验证过程。2.根据权利要求1所述的一种用于芯片设计的功能验证方法，其特征在于，建立寄存器信息文档前，首先建立设计芯片初始化控制文档，该初始化控制文档用于整个设计的初始化工作，其初始化的内容包括时钟信号稳定时间、复位信号使能时间、芯片内部控制信号列表及时序信息。3.根据权利要求2所述的一种用于芯片设计的功能验证方法，其特征在于，所述寄存器和ram模块的信息包括地址、数据宽度、深度、读写特征、读写命令延迟以及读写顺序信息。4.根据权利要求2或3所述的一种用于芯片设计的功能验证方法，其特征在于，步骤二中设计的自动脚本模块包括测试向量生成脚本、输出信息控制脚本和运行脚本，其中测试向量生成脚本用于根据寄存器信息文档生成测试向量；输出信息控制脚本用于对测试过程输出的信息进行分类控制；运行脚本则用于执行测试过程。5.根据权利要求4所述的一种用于芯片设计的功能验证方法，其特征在于，步骤二中运行测试的具体过程为：首先测试向量生成脚本根据寄存器和ram模块的信息文档，生成选定的要测试的寄存器或ram模块的测试向量；输出信息控制脚本预留控制端口，设置当前的测试需要输出到log文件的信息类别；运行脚本根据设计的芯片初始化控制文档生成对应的初始化命令序列，执行之后再运行测试向量，生成测试报告，完成本...
【专利技术属性】
技术研发人员：赵鑫鑫，姜凯，李朋，尹超，
申请(专利权)人：济南浪潮高新科技投资发展有限公司，
类型：发明
国别省市：山东,37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。