从片上DRAM ECC中提取选择性信息制造技术

存储器子系统中的错误校正包括在执行内部错误检测和校正之后生成内部校验比特，以及向存储器控制器提供内部校验比特的存储器设备。存储器设备响应于来自存储器控制器的读取请求，执行内部错误检测以检测读取数据中的错误。如果在读取数据中检测到错误，则存储器设备选择性地执行内部错误校正。存储器设备在执行内部错误检测和校正之后，生成指示针对读取数据的错误向量的校验比特，并且响应于读取请求，将校验比特与读取数据一起提供给存储器控制器。存储器控制器可以应用校验比特用于存储器设备外部的错误校正。

Extracting selective information from the DRAM ECC on the chip

Error correction in memory subsystem includes the generation of internal check bits after the execution of internal error detection and correction, and the memory device that provides internal check bits to the memory controller. The memory device responds to the read request from the memory controller and performs the internal error detection to detect the error in the read data. If an error is detected in the read data, the memory device selectively executes internal error correction. After executing the internal error detection and correction, the memory device generates check bits indicating the error vectors for reading data, and in response to the read request, the check bits and the read data are provided to the memory controller together. The memory controller can apply the checkbit bit to the error correction outside the memory device.

【技术实现步骤摘要】
【国外来华专利技术】从片上DRAMECC中提取选择性信息
本专利技术的实施例总体上涉及存储器管理，并且更具体地涉及根据片上错误校验和校正仅从存储器设备中选择所选定的信息版权声明/许可本专利文献的公开的部分可以包含受版权保护的材料。版权所有者不得异议通过专利文献或专利公开中的任何一个的再现，如其出现在专利商标局专利文件或记录中，但无论如何可以以其他方式保留所有版权。版权声明适用于以下和在此处的附图中所描述的所有数据、以及以下描述的任何软件：IntelCorporation，保留所有权利。
技术介绍
易失性存储器资源都在当前计算平台上获得了广泛使用，无论是针对服务器、桌上型计算机还是膝上型计算机、移动设备还是消费电子和商业电子产品。DRAM(动态随机存取存储器)设备是使用中最常见的存储器设备类型。然而，随着生产DRAM的制造工艺不断缩放到更小的几何尺寸，DRAM错误预计会增加。用于解决增加的DRAM错误的一种技术是采用片上ECC(错误校验和校正)。片上ECC是指驻存在存储器设备本身上的错误检测和校正逻辑。利用片上ECC逻辑，DRAM可以例如通过单个错误校正(SEC)或单个错误校正、双重错误检测(SECDED本文档来自技高网...

【技术保护点】
一种用于存储器子系统中的错误校正的方法，包括：响应于来自相关联的存储器控制器的读取请求，在存储器设备中执行内部错误检测以检测读取数据中的错误；响应于检测到所述读取数据中的错误，选择性地针对所述读取数据执行内部错误校正操作；在执行所述内部错误检测和校正之后，生成指示针对所述读取数据的错误向量的校验比特；并且响应于所述读取请求将所述校验比特与所述读取数据提供给所述存储器控制器，所述校验比特用于由所述存储器控制器在所述存储器设备外部的附加错误校正中使用。

【技术特征摘要】
【国外来华专利技术】2015.03.27 US 14/670,4131.一种用于存储器子系统中的错误校正的方法，包括：响应于来自相关联的存储器控制器的读取请求，在存储器设备中执行内部错误检测以检测读取数据中的错误；响应于检测到所述读取数据中的错误，选择性地针对所述读取数据执行内部错误校正操作；在执行所述内部错误检测和校正之后，生成指示针对所述读取数据的错误向量的校验比特；并且响应于所述读取请求将所述校验比特与所述读取数据提供给所述存储器控制器，所述校验比特用于由所述存储器控制器在所述存储器设备外部的附加错误校正中使用。2.根据权利要求1所述的方法，其中，生成指示所述错误向量的所述校验比特还包括响应于检测到所述读取数据中无错误而生成指示无错误的错误向量。3.根据权利要求1所述的方法，其中，生成指示所述错误向量的所述校验比特还包括响应于检测到所述读取数据中的单个比特错误而生成指示无错误的错误向量，其中，所述错误校正操作还包括执行单个比特错误校正。4.根据权利要求1所述的方法，其中，生成指示所述错误向量的所述校验比特还包括响应于检测到所述读取数据中的多比特错误而生成指示未校正错误的错误向量，其中，所述错误校正操作还包括检测所述多比特错误。5.根据权利要求1-4中的任一项所述的方法，其中，提供所述校验比特与所述读取数据包括提供所述校验比特作为元数据，以用于由所述存储器控制器针对与来自附加存储器设备的并行的读取数据相关的所述读取数据执行的单个设备数据校正(SDDC)错误校验和校正(ECC)操作。6.根据权利要求1-5中的任一项所述的方法，其中，提供所述校验比特还包括响应于由所述存储控制器发出的读取列地址选通(CAS)命令中的地址比特的逻辑值来选择性地提供所述校验比特。7.一种应用内部错误校正的存储器设备，包括：错误检测逻辑，其用于响应于来自相关联的存储器控制器的读取请求，在存储器设备中执行内部错误检测以检测读取数据中的错误；错误校正逻辑，其用于响应于检测到读取数据中的错误而选择性地针对所述读取数据执行内部错误校正操作，并且在执行内部错误检测和校正之后，生成指示针对所述读取数据的错误向量的校验比特；以及I/O(输入/输出)硬件，其用于响应于所述读取请求将所述校验比特与所述读取数据发送到所述存储器控制器，所述校验比特用于由所述存储器控制器在所述存储器设备外部的附加错误校正中使用。8.根据权利要求7所述的存储器设备，其中，所述错误校正逻辑用于响应于检测到所述读取数据中无错误而生成指示无错误的错误向量。9.根据权利要求7所述的存储器设备，其中，所述错误校正逻辑用于响应于检测到所述读取数据中的单个比特错误而生成指示无错误的错误向量，其中，所述错误校正操作还包括执行单个比特错误校正。10.根据权利要求7所述的存储器设备，其中，所述错误校正逻辑用于响应于检测到所述读取数据中的多比特错误而生成指示未校正错误的错误向量，其中，所述错误校正操作还包括检测所述多比特错误。11.根据权利要求7-10中的任一项所述的存储器设备，其中，所述I/O硬件用于提供所述读取数据与所述校验比特，所述校验比特作为元数据，以用于由所述存储器控制器针对与来自附加存储器设备的并行的读取数据相关的所述读取数据执行的单个设备数据校正(SDDC)错误校验和校正(ECC)操作。12.根据权利要求7-11中的任一项所述的存储器设备，其中，所述I/O硬件用于响应于由所述存储控制器发出的读取列地址选通(CAS)命令中的地址比特的逻辑值来选择性地提供所述校验比特。13.一种用于在存储器子系统中的错误校正的装置，包括用于实施执行根据权利要求1-6中的任一项所述的方法的操作的单元。14.一种用于存储器子系统中的错误校正的方法，包括：生成针对相关联的存储器设备的读取命令，所述读取命令请求内部校验比特与读取数据一起被返回；将所述读取命令发送到所述存储器设备，以使得所述存储器设备执行内部错误检测以检测读取数据中的错误、响应于检测...

【专利技术属性】
技术研发人员：D·达斯，B·纳莱，K·S·贝恩斯，J·B·哈尔伯特，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国,US