一种提升闪存存储系统读性能的方法技术方案

本发明专利技术公开了一种提升闪存存储系统读性能的方法。NAND闪存被广泛应用，读性能是闪存的重要性能之一，它的提升对于NAND闪存更广泛的应用与发展有着至关重要的作用。然而传统的数据读取方法读操作时间开销较大，会造成译码延迟高，系统读性能低。因此，为了提高存储系统的读性能，本发明专利技术先将原始比特数据与受到编程干扰后的比特数据进行对比得出比特错误位置信息，继而利用此信息，在对比特错误进行LDPC译码之前对页面寄存器中数据的错误位置先进行比特翻转，降低一部分比特错误，然后再执行译码操作译码，以此减小译码延迟，从而提高闪存存储系统读性能。

A method for improving read performance of flash memory system

The invention discloses a method for improving the reading performance of a flash memory system. NAND flash memory is widely used, and read performance is one of the important performance of flash memory. Its promotion plays a vital role in the wider application and development of NAND flash memory. However, the traditional data reading method has higher reading time overhead, which leads to high decoding delay and low system read performance. Therefore, in order to improve the reading performance of the storage system of the invention, the original bit data and by programming interference after bit data comparison that bit error location information, and then use this information before the LDPC decoding of bit errors on the wrong position according to the number of pages in the first register bit flip, lower part of the bit the error, and then perform the decoding decoding operation, thereby reducing the decoding delay, so as to improve the reading performance of flash memory storage system.

【技术实现步骤摘要】
一种提升闪存存储系统读性能的方法
本专利技术属于固态盘存储
，更具体地，涉及一种提升闪存存储系统读性能的方法。
技术介绍
现如今，多级单元(Multi-LevelCell,简称MLC)NAND闪存由于其低能耗，低价格，非易失性，抗震性强等特性而被广泛应用于计算机存储系统和消费级电子产品中。MLCNAND闪存每单元存储两比特，基本的操作有写操作，读操作和擦除操作，在写操作的过程，两比特被写入不同的页中，两比特中的左比特被写入最高有效比特(MostSignificantbit,简称MSB)页，两比特中的右比特被写入最低有效比特(LeastSignificantbit,简称LSB)页。读性能是闪存的重要性能之一，它的提升对于MLCNAND闪存更广泛的应用与发展有着至关重要的作用。因此，需要寻找一种更快捷有效的数据读取方法，来提高读性能。然而，传统的数据读取方法在保证NAND闪存的数据可靠性方面存在一个不可忽略的问题，即在执行读操作的过程中，会执行译码操作，从而带来高的译码延迟，造成读操作时间开销较大，读性能较低。
技术实现思路
针对现有技术的以上缺陷或改进需求，本专利技术提供了一种提升闪存存储系统读性能的方法和系统，其目的在于，通过分析MLCNAND闪存存储过程中编程干扰的特征，将受到编程干扰后的比特的位置信息进行存储，在对数据进行纠错之前，利用所记录的错误比特位置为译码提供有利信息，将所写入的数据暂时存储在一个缓存中，之后将受到编程干扰之后的数据读出，与之前缓存中的数据进行比较，将比特错误位置进行存储，当进行LDPC译码的时候，根据该存储的比特错误位置，预先对错误的比特进行翻转以降低比特错误率，比特错误率对译码有直接的影响，比特错误率一旦降低，译码延迟会很大程度上降低，译码过程占据着闪存读过程大部分的时间，降低译码延迟，从而能够解决传统读操作时间开销较大，读性能低的技术问题。为实现上述目的，按照本专利技术的一个方面，提供了一种提升闪存存储系统读性能的方法，其是应用在闪存系统中，且包括以下步骤：(1)发出顺序写命令，根据该顺序写命令使用LDPC编码器对闪存系统中的部分比特数据进行编码，并将编码后所得到的码字传输到页面寄存器，其中n表示码字长度；(2)将页面寄存器中的码字写入MLCNAND闪存的第一MSB页，对闪存系统中剩余的部分比特数据执行步骤(1)的处理，将处理得到的码字写入MLCNAND闪存的第一LSB页，并将第一MSB页中的码字以及第一LSB中的码字存放于第一缓存器中。(3)分别对闪存系统中剩余的比特数据执行步骤(1)的处理，并将得到的新的码字序列和分别写入第二MSB页和第二LSB页。(4)获取分别存储在第一MSB页和第一LSB中的码字和由于编程干扰而发生比特错误所形成的新比特序列和并将二者分别与存放于第一缓存器中的码字和进行比较，以分别获得新比特序列和中的比特错误位置信息和并将所获得的比特错误位置信息记录在第二缓存器中。(5)使用检测电平提取新比特序列对应的初始MSB软判决信息以及新比特序列对应的初始LSB软判决信息并将和传输到页面寄存器中。(6)根据步骤(4)中获得的比特错误位置信息和分别对步骤(5)提取的初始MSB软判决信息和初始LSB软判决信息进行处理。(7)使用标准最小和算法(即Normalizedmin-sum)对步骤(6)中获得的新的第一MSB页和第一LSB软信息和进行LDPC译码，对译码延迟进行统计，并将译码延迟和译码得到的结果发送到主机端。优选地，步骤(1)中使用的编码算法是高斯消去算法。优选地，步骤(5)中使用检测电平提取初始的MSB和LSB软判决信息是通过如下公式(1)和(2)计算获得：其中LLR(MSB)和LLR(LSB)分别表示初始MSB软判决信息和初始软LSB判决信息，表示是MLCNAND闪存单元的阈值电压的概率密度分布，且服从正态分布，V1和V2分别表示检测电平的参考电压下限值和上限值，CE代表状态‘11’，C1代表状态‘10’，C2代表状态‘00’，C3代表状态‘01’。优选地，对初始MSB软判决信息和初始LSB软判决信息进行处理的过程包括如下步骤：(6-1)将第一缓存器中的码字和存储在第一MSB页中的新比特序列进行对比，将第一缓存器中的码字和存储在第一LSB页中的新比特序列进行对比，若对应位置数据相同的，则将该位置记为0，若对应位置数据不同的，则将该位置记为1，得到一组第一MSB页错误位置序列和第一LSB页错误位置序列并将这两个序列存放于第二缓存器中；(6-2)根据步骤(7-1)中的获得的错误位置序列对页面寄存器中的初始MSB软判决信息进行处理：若第一MSB页错误位置序列中某位置的i值为1，则将对应的位置数据Ti＝1进行翻转，若序列中某位置j值为0，则数据不做改变，经过处理之后得到一组新的第一MSB页软信息其中1≤i≤n，1≤j≤n。(6-3)根据步骤(6-1)中的获得的错误位置序列对页面寄存器中的初始LSB软判决信息进行处理：若第一LSB页错误位置序列中某位置i值为1，则将对应的位置数据ti＝1进行翻转；若序列中某位置j值为0，则数据不做改变，经过处理之后得到一组新的第一LSB页软信息按照本专利技术的另一方面，提供了一种提升闪存存储系统读性能的系统，其是应用在闪存系统中，所述系统包括：第一模块，用于发出顺序写命令，根据该顺序写命令使用LDPC编码器对闪存系统中的部分比特数据进行编码，并将编码后所得到的码字传输到页面寄存器，其中n表示码字长度；第二模块，用于将页面寄存器中的码字写入MLCNAND闪存的第一MSB页，对闪存系统中剩余的部分比特数据执行步骤(1)的处理，将处理得到的码字写入MLCNAND闪存的第一LSB页，并将第一MSB页中的码字以及第一LSB中的码字存放于第一缓存器中。第三模块，用于分别对闪存系统中剩余的比特数据执行步骤(1)的处理，并将得到的新的码字序列和分别写入第二MSB页和第二LSB页。第四模块，用于获取分别存储在第一MSB页和第一LSB中的码字和由于编程干扰而发生比特错误所形成的新比特序列和并将二者分别与存放于第一缓存器中的码字和进行比较，以分别获得新比特序列和中的比特错误位置信息和并将所获得的比特错误位置信息记录在第二缓存器中。第五模块，用于使用检测电平提取新比特序列对应的初始MSB软判决信息以及新比特序列对应的初始LSB软判决信息并将和传输到页面寄存器中。第六模块，用于根据第四模块中获得的比特错误位置信息和分别对步骤(5)提取的初始MSB软判决信息和初始LSB软判决信息进行处理。第七模块，用于使用标准最小和算法对步骤(6)中获得的新的第一MSB页和第一LSB软信息和进行LDPC译码，对译码延迟进行统计，并将译码延迟和译码得到的结果发送到主机端。总体而言，通过本专利技术所构思的以上技术方案与现有技术相比，能够取得下列有益效果：(1)本专利技术的方法通过步骤(4)到步骤(6)，其能够分析MLCNAND闪存存储系统读操作过程，通过对比原始比特数据与受编程干扰后的比特数据得出错误位置信息，继而对页面寄存器中数据的错误位置进行比特翻转，之后再译码，从而能够解决传统读操作时间开销较大，会造成译码性能低，译码延迟高的技术问题。(2)本专利技术的方法通过步骤(6-1)和本文档来自技高网...

【技术保护点】
一种提升闪存存储系统读性能的方法，其是应用在闪存系统中，其特征在于，所述方法包括以下步骤：(1)发出顺序写命令，根据该顺序写命令使用LDPC编码器对闪存系统中的部分比特数据进行编码，并将编码后所得到的码字

【技术特征摘要】
1.一种提升闪存存储系统读性能的方法，其是应用在闪存系统中，其特征在于，所述方法包括以下步骤：(1)发出顺序写命令，根据该顺序写命令使用LDPC编码器对闪存系统中的部分比特数据进行编码，并将编码后所得到的码字传输到页面寄存器，其中n表示码字长度；(2)将页面寄存器中的码字写入MLCNAND闪存的第一MSB页，对闪存系统中剩余的部分比特数据执行步骤(1)的处理，将处理得到的码字写入MLCNAND闪存的第一LSB页，并将第一MSB页中的码字以及第一LSB中的码字存放于第一缓存器中。(3)分别对闪存系统中剩余的比特数据执行步骤(1)的处理，并将得到的新的码字序列和分别写入第二MSB页和第二LSB页。(4)获取分别存储在第一MSB页和第一LSB中的码字和由于编程干扰而发生比特错误所形成的新比特序列和并将二者分别与存放于第一缓存器中的码字和进行比较，以分别获得新比特序列和中的比特错误位置信息和并将所获得的比特错误位置信息记录在第二缓存器中。(5)使用检测电平提取新比特序列对应的初始MSB软判决信息以及新比特序列对应的初始LSB软判决信息并将和传输到页面寄存器中。(6)根据步骤(4)中获得的比特错误位置信息和分别对步骤(5)提取的初始MSB软判决信息和初始LSB软判决信息进行处理。(7)使用标准最小和算法(即Normalizedmin-sum)对步骤(6)中获得的新的第一MSB页和第一LSB软信息和进行LDPC译码，对译码延迟进行统计，并将译码延迟和译码得到的结果发送到主机端。2.根据权利要求1所述的方法，其特征在于，步骤(1)中使用的编码算法是高斯消去算法。3.根据权利要求1所述的方法，其特征在于，步骤(5)中使用检测电平提取初始的MSB和LSB软判决信息是通过如下公式(1)和(2)计算获得：1其中LLR(MSB)和LLR(LSB)分别表示初始MSB软判决信息和初始软LSB判决信息，表示是MLCNAND闪存单元的阈值电压的概率密度分布，且服从正态分布，V1和V2分别表示检测电平的参考电压下限值和上限值，CE代表状态‘11’，C1代表状态‘10’，C2代表状态‘00’，C3代表状...

【专利技术属性】
技术研发人员：吴非，谢长生，张猛，崔兰兰，
申请(专利权)人：华中科技大学，
类型：发明
国别省市：湖北,42