高电源电压低功耗低压差线性稳压器制造技术

本发明专利技术涉及集成电路技术。本发明专利技术解决了现有低压差线性稳压器功耗较大的问题，提供了一种高电源电压低功耗低压差线性稳压器，其技术方案可概括为：高电源电压低功耗低压差线性稳压器，包括外部电源输入端、电压输出端、PMOS管一、PMOS管二、JFET耐压管一、JFET耐压管二、NMOS管、NPN管一、NPN管二、二极管、电容、电阻一、电阻二、电阻三及电阻四。本发明专利技术的有益效果是，避免使用误差放大器，电路结构简单，功耗较小，由于使用了JFET耐压管一及JFET耐压管二，从而可以在高电源电压下工作，适用于低压差线性稳压器。

Low dropout linear regulator with high supply voltage and low power consumption

The present invention relates to integrated circuit technology. The invention solves the problem of low dropout linear regulator with large power consumption, provides a high power supply voltage and low power low dropout linear regulator, the technical scheme can be summarized as: high power supply voltage and low power low dropout linear regulator, including external power input, output voltage, PMOS tube, PMOS tube, JFET two a JFET pressure pipe pressure pipe, NMOS pipe, NPN pipe, two, a NPN tube two, diodes, capacitors, resistors, resistor, a two resistor three and a resistor four. The beneficial effect of the invention is that the error amplifier is avoided, the circuit is simple in structure, and the power consumption is small. Because the JFET pressure tube and the JFET pressure tube two are used, the circuit can work under the high supply voltage, and is suitable for the low dropout linear voltage regulator.

【技术实现步骤摘要】
高电源电压低功耗低压差线性稳压器
本专利技术涉及集成电路技术，特别涉及低压差线性稳压器。
技术介绍
低压差线性稳压器(LowDropoutRegulator，LDO)作为现代电源管理芯片的主要组成部分，是一个自功耗很低的微型片上系统，它通常由具有极低导通电阻RDS(ON)的MOS调整管、基准电源、误差放大器和各种保护电路等功能模块集成在同一个芯片上而成的。其特点在于工作过程中没有开关动作，噪声比较低且整个单元设计简单，元件数目少，整个芯片面积小便于集成。LDO的主要技术指标包括：压差，线性调整率，负载调整率，电源抑制比(PowerSupplyRejection,PSR)，负载瞬态响应等。LDO基本结构如图1所示，由误差放大器A1、基准电压BG、功率管M1、电阻一R1、电阻二R2、等效寄生电阻R及电容C构成；其中误差放大器A1通过放大反馈电压与基准电压的差值，调节功率管M1的栅极电压，从而增大或减小功率管M1提供的电流为电容C充放电，从而稳定输出电压VOUT。但是这种结构复杂，功耗较大，使用到了误差放大器，基准电压这两个模块，这两个模块中的晶体管数目很多，并且，这种结构难以适用于高电源电压下。
技术实现思路
本专利技术的目的是解决目前低压差线性稳压器功耗较大的问题，提供一种高电源电压低功耗低压差线性稳压器。本专利技术解决其技术问题，采用的技术方案是，高电源电压低功耗低压差线性稳压器，包括外部电源输入端及电压输出端，其特征在于，还包括PMOS管一、PMOS管二、JFET耐压管一、JFET耐压管二、NMOS管、NPN管一、NPN管二、二极管、电容、电阻一、电阻二、电阻三及电阻四，所述PMOS管一的源极、PMOS管二的源极及NMOS管的漏极都与外部电源输入端连接，PMOS管一的漏极与自身栅极连接，且与PMOS管二的栅极及JFET耐压管一的漏极连接，PMOS管二的漏极与JFET耐压管二的漏极连接，且与NMOS管的栅极及二极管的负极连接，JFET耐压管一的栅极与JFET耐压管二的栅极连接，且接地，JFET耐压管一的源极与NPN管一的集电极连接，JFET耐压管二的源极与NPN管二的集电极连接，NPN管一的发射极与电阻一的一端连接，电阻一的另一端与NPN管二的发射极连接，且通过电阻二接地，二极管的正极与NMOS管的源极连接，且与电阻三的一端连接，电阻三的另一端通过电阻四接地，且与NPN管一的基极及NPN管二的基极连接，电压输出端与NMOS管的源极连接，且通过电容接地。具体的，所述PMOS管一及PMOS管二均为增强型PMOS管；所述NMOS管为增强型NMOS管。本专利技术的有益效果是，通过上述高电源电压低功耗低压差线性稳压器，可以看出，其避免使用误差放大器，电路结构简单，功耗较小，由于使用了JFET耐压管一及JFET耐压管二，从而可以在高电源电压下工作。附图说明图1为传统的低压差线性稳压器的电路示意图；图2为本专利技术的高电源电压低功耗低压差线性稳压器的电路示意图；其中，A1为误差放大器，M1为功率管，C为电容，VOUT为输出电压，VIN为外部输入电压，BG为基准电压，R1为电阻一，R2为电阻二，R3为电阻三，R4为电阻四，R为等效寄生电阻，MN1为JFET耐压管一，MN2为JFET耐压管二，MP1为PMOS管一，MP2为PMOS管二，MN3为NMOS管，D1为二极管，Q1为NPN管一，Q2为NPN管二，VFB为NPN管一及NPN管二的基极的反馈电压，I1为NPN管一的集电极输入的电流，I2为NPN管二的集电极输入的电流，V1为NPN管二发射极的电压。具体实施方式下面结合附图及实施例，详细描述本专利技术的技术方案。本专利技术所述的高电源电压低功耗低压差线性稳压器，其电路示意图参见图2，外部电源输入端、电压输出端、PMOS管一MP1、PMOS管二MP2、JFET耐压管一MN1、JFET耐压管二MN2、NMOS管MN3、NPN管一Q1、NPN管二Q2、二极管D1、电容C、电阻一R1、电阻二R2、电阻三R3及电阻四R4，其中，PMOS管一MP1的源极、PMOS管二MP2的源极及NMOS管MN3的漏极都与外部电源输入端连接，PMOS管一MP1的漏极与自身栅极连接，且与PMOS管二MP2的栅极及JFET耐压管一MN1的漏极连接，PMOS管二MP2的漏极与JFET耐压管二MN2的漏极连接，且与NMOS管MN3的栅极及二极管D1的负极连接，JFET耐压管一MN1的栅极与JFET耐压管二MN2的栅极连接，且接地，JFET耐压管一MN1的源极与NPN管一Q1的集电极连接，JFET耐压管二MN2的源极与NPN管二Q2的集电极连接，NPN管一Q1的发射极与电阻一R1的一端连接，电阻一R1的另一端与NPN管二Q2的发射极连接，且通过电阻二R2接地，二极管D1的正极与NMOS管MN3的源极连接，且与电阻三R3的一端连接，电阻三R3的另一端通过电阻四R4接地，且与NPN管一Q1的基极及NPN管二Q2的基极连接，电压输出端VOUT与NMOS管MN3的源极连接，且通过电容C接地。实施例本专利技术实施例中的高电源电压低功耗低压差线性稳压器，其电路示意图参见图2，外部电源输入端、电压输出端、PMOS管一MP1、PMOS管二MP2、JFET耐压管一MN1、JFET耐压管二MN2、NMOS管MN3、NPN管一Q1、NPN管二Q2、二极管D1、电容C、电阻一R1、电阻二R2、电阻三R3及电阻四R4，其中，PMOS管一MP1的源极、PMOS管二MP2的源极及NMOS管MN3的漏极都与外部电源输入端连接，PMOS管一MP1的漏极与自身栅极连接，且与PMOS管二MP2的栅极及JFET耐压管一MN1的漏极连接，PMOS管二MP2的漏极与JFET耐压管二MN2的漏极连接，且与NMOS管MN3的栅极及二极管D1的负极连接，JFET耐压管一MN1的栅极与JFET耐压管二MN2的栅极连接，且接地，JFET耐压管一MN1的源极与NPN管一Q1的集电极连接，JFET耐压管二MN2的源极与NPN管二Q2的集电极连接，NPN管一Q1的发射极与电阻一R1的一端连接，电阻一R1的另一端与NPN管二Q2的发射极连接，且通过电阻二R2接地，二极管D1的正极与NMOS管MN3的源极连接，且与电阻三R3的一端连接，电阻三R3的另一端通过电阻四R4接地，且与NPN管一Q1的基极及NPN管二Q2的基极连接，电压输出端VOUT与NMOS管MN3的源极连接，且通过电容C接地。这里，PMOS管一及PMOS管二可采用普通的增强型PMOS管；NMOS管也可采用普通的增强型NMOS管。使用时，为其外部电源输入端输入外部电压VIN，则电压输出端输出电压VOUT。其中，NPN管一Q1和NPN管二Q2与电阻一R1和电阻二R2一同产生一个基准电压，使反馈电压VFB(即NPN管一及NPN管二的基极的反馈电压VFB)等于该基准电压值，与此同时，该基准部分与PMOS电流镜(由PMOS管一MP1、PMOS管二及外部电源组成)一同组成一个误差放大器。该误差放大器通过放大反馈电压VFB与基准电压的差值，调节NMOS管MN3的栅极电压，从而增大或减小NMOS管MN3提供的电流为电容充放电，进而稳定输出电压。其具体工作过程是：当输出电压VOUT减小，则反馈本文档来自技高网...

【技术保护点】
高电源电压低功耗低压差线性稳压器，包括外部电源输入端及电压输出端，其特征在于，还包括PMOS管一、PMOS管二、JFET耐压管一、JFET耐压管二、NMOS管、NPN管一、NPN管二、二极管、电容、电阻一、电阻二、电阻三及电阻四，所述PMOS管一的源极、PMOS管二的源极及NMOS管的漏极都与外部电源输入端连接，PMOS管一的漏极与自身栅极连接，且与PMOS管二的栅极及JFET耐压管一的漏极连接，PMOS管二的漏极与JFET耐压管二的漏极连接，且与NMOS管的栅极及二极管的负极连接，JFET耐压管一的栅极与JFET耐压管二的栅极连接，且接地，JFET耐压管一的源极与NPN管一的集电极连接，JFET耐压管二的源极与NPN管二的集电极连接，NPN管一的发射极与电阻一的一端连接，电阻一的另一端与NPN管二的发射极连接，且通过电阻二接地，二极管的正极与NMOS管的源极连接，且与电阻三的一端连接，电阻三的另一端通过电阻四接地，且与NPN管一的基极及NPN管二的基极连接，电压输出端与NMOS管的源极连接，且通过电容接地。

【技术特征摘要】
1.高电源电压低功耗低压差线性稳压器，包括外部电源输入端及电压输出端，其特征在于，还包括PMOS管一、PMOS管二、JFET耐压管一、JFET耐压管二、NMOS管、NPN管一、NPN管二、二极管、电容、电阻一、电阻二、电阻三及电阻四，所述PMOS管一的源极、PMOS管二的源极及NMOS管的漏极都与外部电源输入端连接，PMOS管一的漏极与自身栅极连接，且与PMOS管二的栅极及JFET耐压管一的漏极连接，PMOS管二的漏极与JFET耐压管二的漏极连接，且与NMOS管的栅极及二极管的负极连接，JFET耐压管一的栅极与JFET耐压管二的栅极连...

【专利技术属性】
技术研发人员：甄少伟，陈佳伟，王佳佳，曾鹏灏，武昕，罗萍，张波，
申请(专利权)人：电子科技大学，电子科技大学广东电子信息工程研究院，
类型：发明
国别省市：四川,51